-
公开(公告)号：CN111739939A
公开(公告)日：2020-10-02
申请号：CN202010642151.2
申请日：2020-07-06
Applicant: 重庆邮电大学
IPC: H01L29/737 , H01L29/06 , H01L21/331
Abstract: 本发明涉及一种高频硅锗异质结双极晶体管及其制造方法，属于电子技术领域。在单晶Si衬底上淀积埋氧化层；在基极窗口所对应的集电区的位置进行硼离子注入，并执行快速退火操作以消除晶格损伤；在集电区的一端刻蚀出凹槽形成STI隔离区，淀积填充重掺杂的Si材料；在基区的Ge组分采用阶梯型分布；在单晶Si薄层上淀积N+多晶硅作为发射极；在多晶Si发射极层、单晶Si薄层和基区SiGe薄层的两侧覆盖一层Si3N4应力膜，在发射区和基区同时引入单轴应力；光刻集电极、发射极和基极以外的金属，形成引线。本发明中在发射区和基区同时引入了单轴压应力，提高了载流子的迁移率和器件的频率特性，满足太赫兹频段对核心器件性能的要求。
-
公开(公告)号：CN111129203A
公开(公告)日：2020-05-08
申请号：CN201911301972.3
申请日：2019-12-17
Applicant: 重庆邮电大学
IPC: H01L31/112 , H01L31/113 , H01L27/02 , H01L29/06
Abstract: 本发明请求保护一种高带宽CMOS APD器件，常规的CMOS APD结构未考虑除耗尽层以外的带宽改善方法，其仅考虑缩小耗尽层横纵宽度来减少少数载流子渡越时间。为进一步提高CMOS APD的带宽，故通过调节电极距离光照区N+层的边界的长度L和电极面积来提高，其还包括在雪崩倍增的情况下，对于P+/N阱型CMOS APD，通过调节在N+上的阴极电极距边界距离L和电极尺寸分别减少空穴横向载流子渡越距离进而提高载流子渡越时间；对于P+/N阱型CMOS APD，通过调节在P+上的阳极电极距边界距离L和电极尺寸分别减少空穴横向电子载流子渡越距离进而提高载流子渡越时间提高带宽。该改进技术从电极距离以及电极面积尺寸两方面进行改进，降低载流子，提高其带宽。
-
公开(公告)号：CN108054203B
公开(公告)日：2020-01-10
申请号：CN201711409355.6
申请日：2017-12-22
Applicant: 重庆邮电大学
IPC: H01L29/08 , H01L29/737 , H01L21/331
Abstract: 本发明公开了一种绝缘体上硅锗衬底的异质结双极晶体管，包括低掺杂单晶硅衬底层及设置在所述低掺杂单晶硅衬底层上的基区、发射区及集电区，所述低掺杂单晶硅衬底层上与所述基区、发射区及集电区之间设置有二氧化硅绝缘层，所述发射区包括重掺杂应变硅发射区层。本发明利用绝缘体衬底可以起到减小寄生电容、增强绝缘的作用，使双极晶体管达到的速度更快、频率更高，还可以与金属‑氧化物半导体场效应晶体管相结合，形成BiCMOS工艺，可广泛应用与集成电路的设计与制造中。
-
公开(公告)号：CN109948784A
公开(公告)日：2019-06-28
申请号：CN201910003898.0
申请日：2019-01-03
Applicant: 重庆邮电大学
IPC: G06N3/063
Abstract: 本发明请求保护一种基于快速滤波算法的卷积神经网络加速器电路。为了减少卷积神经网络算法(CNN)的计算量，本发明利用快速滤波算法消除了二维卷积运算中卷积窗口之间重叠区域计算的冗余，使得算法强度缩减，提高了卷积计算效率。接着，本发明设计了4并行快速滤波算法的卷积计算加速单元，该单元采用若干小滤波器组成的复杂度较低的并行滤波结构来实现。这对于可编程的FPGA设计来说，不仅可以降低硬件资源的消耗，还可以提升运行速度。同时本文还对激活函数进行了优化设计，利用查找表和多项式结合的分段拟合方法设计了激活函数(sigmoid)的硬件电路，以保证近似的激活函数的硬件电路不会使精度下降。
-
公开(公告)号：CN108258032A
公开(公告)日：2018-07-06
申请号：CN201810053672.7
申请日：2018-01-19
Applicant: 重庆邮电大学
IPC: H01L29/08 , H01L29/737 , H01L21/331
Abstract: 本申请公开了一种采用组合发射区的异质结双极晶体管，包括单晶硅衬底层及设置在单晶硅衬底层上的集电区及基区，还包括设置在单晶硅衬底层上的组合发射区，组合发射区包括由下至上依次设置的重掺杂应变Si1‑zGez层、应变硅层及多晶硅重掺杂发射极，其中，z为大于0且小于1的自然数。与现有技术中的异质结双极晶体管相比，本申请中的采用组合发射区的异质结双极晶体管减小了由基区注入到发射区的空穴电流密度，提高器件的放大系数。
-
Patent Agency Ranking
公开(公告)号：CN103887362B
公开(公告)日：2016-08-17
申请号：CN201410122853.2
申请日：2014-03-28
Applicant: 重庆邮电大学
IPC: H01L31/107 , H01L31/0352
Abstract: 本发明公开了一种带有深N阱的NP型CMOS雪崩光电二极管，包括P型衬底、设置于P型衬底上的N阱层及雪崩区，所述雪崩区设置于所述P型衬底和N阱之间构成PN结，在P型衬底和雪崩区之间还设置有光吸收层，所述光吸收层为设置于P型衬底层上的深N阱，所述深N阱的掺杂浓度大于P型衬底层的掺杂浓度；本发明提高了雪崩光电二极管器件的速率、频率响应和带宽。
-
-
公开(公告)号：CN119995585A
公开(公告)日：2025-05-13
申请号：CN202411928495.4
申请日：2024-12-25
Applicant: 重庆邮电大学
IPC: H03K19/0185 , H03K19/00 , H03K17/687 , H03K19/20
Abstract: 本发明请求保护一种高速且输出摆幅可调的SubLVDS发送端电路，该电路包括控制电路、单端转差分电路、共模反馈电路、偏置电路和驱动器电路。其中，控制电路控制整体电路的启动和模式的切换，单端转差分电路用于将输入的单端信号转为差分信号，进一步输入到所述驱动器电路；电阻R1、R2、R3和R4构成的电阻分压电路为所述共模反馈电路提供一个参考电压VCM；共模反馈电路用于控制所述驱动器电路的共模电压，从而保证输出的稳定；偏置电路用于为所述驱动器电路提供镜像电流和电压。最终输出的共模电压满足SubLVDS协议要求，且差分信号输出摆幅具有可调的特点。
-
公开(公告)号：CN114520643B
公开(公告)日：2024-03-19
申请号：CN202210121800.3
申请日：2022-02-09
Applicant: 重庆邮电大学
IPC: H03H21/00
Abstract: 本发明请求保护一种基于FPGA的高速Delay‑FxLMS滤波器设计方法。主要包括三个部分：(1)DF‑DFxLMS滤波器设计(2)TF‑RDFxLMS滤波器设计(3)HS‑TF‑RDFxLMS滤波器设计。本发明的创新点在于采用延时分解算法来解决时延量增加和输出滞后导致滤波器收敛性下降问题，然后对自适应滤波模块和次级路径模块进行转置操作进一步减小关键路径来提高系统的时钟速度，通过优化电路子模块来减小整个电路寄存器数量；最后在关键路径不变前提下，采用硬件共享思想实现TF‑RDFxLMS滤波器的面积/速度权衡。实验结果表明，该文提出的算法收敛速度是DFxLMS算法的3.5倍,关键路径缩短了#imgabs0#其HS‑TF‑RDFxLMS滤波器时钟速度相比于TF‑RDFxLMS滤波器降低了4％，但LUT和FF的资源分别节约了10％和28％。
-
公开(公告)号：CN116350235A
公开(公告)日：2023-06-30
申请号：CN202310378872.0
申请日：2023-04-10
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种用于心电信号预处理的硬件电路及方法。该电路主要在FPGA上实现心电信号的实时去噪与R波检测。首先将心电信号进行三层DWT分解，将首层高频分量进行分段计算噪声阈值，同时将第三层小波分解结果输入移位寄存器等待该阶段阈值计算结束；然后对阈值去噪后的信号进行重构；最后利用二阶差分阈值方法结合信号最大值进行R波检测，并设置一定数量的移位寄存器，达到R波和实时输出相匹配的目的。其中控制与时钟管理模块主要生成控制信号和分频时钟信号。参数缓存模块存放DB4小波基参数。本发明通过在各模块间插入小体量移位寄存器，解决了传统心电信号不能实时处理且所需缓存空间大的问题；同时通过改善小波阈值计算方式和R波检测方法有效降低整体资源消耗量。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.027 seconds)
