-
公开(公告)号：CN101414634B
公开(公告)日：2010-06-02
申请号：CN200810232521.4
申请日：2008-12-01
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种凹槽绝缘栅型复合源场板的异质结场效应晶体管，该器件自下而上包括衬底、过渡层、势垒层、源极、漏极、绝缘介质层、绝缘槽栅、钝化层、源场板和保护层，势垒层上开有凹槽，绝缘槽栅位于凹槽上部的绝缘介质层上，源场板位于钝化层的上面，源极与源场板电气连接，其中，源场板与漏极之间的钝化层上淀积有n个浮空场板。这些浮空场板大小相同，相互独立，相邻两浮空场板之间的间距按照浮空场板排列自源场板到漏极方向的个数依次递增。n个浮空场板处于浮空状态，并与源场板在钝化层上一次工艺完成。本发明具有工艺简单、可靠性好、稳定性强、频率特性好和输出功率高的优点，可制作基于III-V族化合物半导体异质结结构的微波功率器件。
-
公开(公告)号：CN101414623A
公开(公告)日：2009-04-22
申请号：CN200810232526.7
申请日：2008-12-01
Applicant: 西安电子科技大学
IPC: H01L29/772 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种槽栅型源－漏复合场板异质结场效应晶体管及其制作方法，该器件自下而上包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、槽栅(7)、钝化层(8)、源场板(9)、漏场板(11)和保护层(12)，该漏场板与漏极电气连接，该源场板与源极电气连接，其中，势垒层(3)上开有凹槽(6)；源场板与漏场板之间的钝化层上淀积有n个浮空场板(10)。每个浮空场板大小相同，处于浮空状态，且按照等间距的方式分布于源场板与漏场板之间。n个浮空场板与源场板和漏场板在钝化层上通过一次工艺完成。本发明具有成品率高、可靠性好和输出功率高的优点，可制作基于宽禁带化合物半导体材料异质结的功率器件。
-
公开(公告)号：CN101419985B
公开(公告)日：2011-06-01
申请号：CN200810232512.5
申请日：2008-12-01
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种绝缘栅型源场板异质结场效应晶体管，该器件自下而上包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、绝缘介质层(6)、绝缘栅极(7)、钝化层(8)、源场板(9)和保护层(11)，该源场板(9)位于钝化层(8)上，且与源极(4)电气连接，其中，在自源场板到漏极方向的钝化层(8)上淀积有n个浮空场板(10)。每个浮空场板大小相同，相互独立，相邻两浮空场板之间的间距按照浮空场板排列自源场板到漏极方向的个数依次递增。n个浮空场板与源场板在钝化层上通过一次工艺完成。本发明具有工艺简单、击穿电压高和可靠性好的优点，可制作基于III-V族化合物半导体材料异质结结构的高频大功率器件。
-
公开(公告)号：CN101414629B
公开(公告)日：2010-11-03
申请号：CN200810232547.9
申请日：2008-12-03
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种源场板高电子迁移率晶体管，该器件自下而上包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、栅极(6)、钝化层(7)、保护层(10)和源场板(8)，该源场板(8)与源极(4)电气连接，其中，钝化层(7)上淀积有n个浮空场板(9)，n≥1，以增大势垒层耗尽区的面积。这些浮空场板与源场板位于同一层钝化层上，每个浮空场板大小相同，相互独立，相邻两浮空场板之间的间距按照浮空场板排列自源场板到漏极方向的个数依次递增。n个浮空场板处于浮空状态，并与源场板在钝化层上一次工艺完成。本发明具有工艺简单、可靠性好和击穿电压高的优点，可制作基于III-V族化合物半导体异质结结构的高频大功率器件。
-
公开(公告)号：CN101419985A
公开(公告)日：2009-04-29
申请号：CN200810232512.5
申请日：2008-12-01
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种绝缘栅型源场板异质结场效应晶体管，该器件自下而上包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、绝缘介质层(6)、绝缘栅极(7)、钝化层(8)、源场板(9)和保护层(11)，该源场板(9)位于钝化层(8)上，且与源极(4)电气连接，其中，在自源场板到漏极方向的钝化层(8)上淀积有n个浮空场板(10)。每个浮空场板大小相同，相互独立，相邻两浮空场板之间的间距按照浮空场板排列自源场板到漏极方向的个数依次递增。n个浮空场板与源场板在钝化层上通过一次工艺完成。本发明具有工艺简单、击穿电压高和可靠性好的优点，可制作基于III－V族化合物半导体材料异质结结构的高频大功率器件。
-
Patent Agency Ranking
公开(公告)号：CN101414636A
公开(公告)日：2009-04-22
申请号：CN200810232530.3
申请日：2008-12-01
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/778 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种凹槽绝缘栅型源－漏复合场板高电子迁移率晶体管，该器件自下而上包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、绝缘介质层(7)、绝缘槽栅(8)、钝化层(9)、源场板(10)、漏场板(12)和保护层(13)，该源场板与源极电气连接，该漏场板与漏极电气连接，其中，势垒层上开有凹槽(6)；源场板与漏场板之间的钝化层上淀积有n个浮空场板(11)。每个浮空场板大小相同且相互独立，且按照等间距的方式均匀分布于源场板与漏场板之间。n个浮空场板与源场板和漏场板在钝化层上通过一次工艺完成。本发明具有工艺简单、可靠性强和输出功率高的优点，可制作基于宽禁带化合物半导体材料异质结的功率器件。
-
公开(公告)号：CN101414628A
公开(公告)日：2009-04-22
申请号：CN200810232534.1
申请日：2008-12-01
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种凹槽Γ栅高电子迁移率晶体管及其制作方法，该器件自下而上包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、钝化层(7)、Γ栅(9)和保护层(11)，该势垒层(3)上开有第一凹槽(6)，该钝化层(7)上开有第二凹槽(8)，其中，钝化层(7)上淀积有n个浮空场板(10)，n≥1，与Γ栅构成复合的栅场板结构。每个浮空场板大小相同，相互独立，且相邻两浮空场板之间的间距按照浮空场板排列自Γ栅到漏极方向的个数依次递增。n个浮空场板处于浮空状态，并与Γ栅通过一次工艺完成。本发明具有成品率高、频率特性好和输出功率高的优点，可制作基于III－V族化合物半导体异质结结构的高频大功率器件。
-
公开(公告)号：CN101414624A
公开(公告)日：2009-04-22
申请号：CN200810232531.8
申请日：2008-12-01
Applicant: 西安电子科技大学
IPC: H01L29/772 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种Γ栅异质结场效应晶体管及其制作方法，该器件自下而上包括衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、钝化层(6)、Γ栅(8)和保护层(10)，该钝化层(6)上开有凹槽(7)，其中，钝化层(6)上Γ栅(8)与漏极(5)之间淀积有n个浮空场板(9)，n≥1，构成复合的栅场板结构。每个浮空场板大小相同，相互独立，且相邻两浮空场板之间的间距按照浮空场板排列自Γ栅到漏极方向的个数依次递增。n个浮空场板处于浮空状态，并与Γ栅通过一次工艺完成。本发明具有工艺简单、可靠性好、稳定性强、频率特性好和输出功率高的优点，可制作基于III－V族化合物半导体异质结结构的高频大功率器件。
-
公开(公告)号：CN110690103B
公开(公告)日：2021-11-19
申请号：CN201910843353.0
申请日：2019-09-06
Applicant: 西安电子科技大学
IPC: H01L21/02 , H01L21/762
Abstract: 本发明公开了一种纳米级减薄方法、直接带隙应变SOI及其制备方法，该减薄方法包括：选取衬底层；设计衬底层的厚度与应变量之间的第一预设关系模型，根据第一预设关系模型计算得到衬底层的第一预设厚度和第一预设应变量；利用化学机械抛光工艺对衬底层进行第一次减薄得到第一减薄衬底层；利用湿法刻蚀工艺对第一减薄衬底层进行第二次减薄得到第二减薄衬底层；利用湿法刻蚀工艺对第二减薄衬底层进行第三次减薄得到第一预设厚度的纳米级衬底层。本发明设计了衬底层的第一预设关系模型，通过第一预设关系模型得到衬底层的临界厚度，通过三次减薄工艺得到厚度为临界厚度的衬底层，工艺实现简单，且实现了衬底层由间接带隙到直接带隙类型的转变。
-
公开(公告)号：CN110690103A
公开(公告)日：2020-01-14
申请号：CN201910843353.0
申请日：2019-09-06
Applicant: 西安电子科技大学
IPC: H01L21/02 , H01L21/762
Abstract: 本发明公开了一种纳米级减薄方法、直接带隙应变SOI及其制备方法，该减薄方法包括：选取衬底层；设计衬底层的厚度与应变量之间的第一预设关系模型，根据第一预设关系模型计算得到衬底层的第一预设厚度和第一预设应变量；利用化学机械抛光工艺对衬底层进行第一次减薄得到第一减薄衬底层；利用湿法刻蚀工艺对第一减薄衬底层进行第二次减薄得到第二减薄衬底层；利用湿法刻蚀工艺对第二减薄衬底层进行第三次减薄得到第一预设厚度的纳米级衬底层。本发明设计了衬底层的第一预设关系模型，通过第一预设关系模型得到衬底层的临界厚度，通过三次减薄工艺得到厚度为临界厚度的衬底层，工艺实现简单，且实现了衬底层由间接带隙到直接带隙类型的转变。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.021 seconds)
