-
公开(公告)号：CN108257960B
公开(公告)日：2021-09-03
申请号：CN201710849991.4
申请日：2017-09-20
申请人： 联华电子股份有限公司
IPC分类号： H01L27/11 , H01L23/528
摘要： 本发明公开一种静态随机存取存储元件。此静态随机存取存储元件是由存储单元中两个作为载入晶体管的P通道栅极、两个作为驱动晶体管的N通道栅极、以及两个作为存取晶体管的N通道栅极所组成。作为存取晶体管的N通道栅极附近会设置一虚置栅极，该两者间隔有一位线节点，其中该虚置栅极是经由一金属层电连接到一接地电压。
-
公开(公告)号：CN112489701A
公开(公告)日：2021-03-12
申请号：CN202011449934.5
申请日：2017-09-22
申请人： 联华电子股份有限公司
IPC分类号： G11C5/02 , G11C11/417 , G11C8/16 , H01L27/11
摘要： 本发明公开一种静态随机存取存储器组成的存储器元件，其含六晶体管静态随机存取内存单元，包含一第一反向器，包含有一第一上拉晶体管，一第一下拉晶体管以及一第一存储节点，一第二反向器，包含有一第二上拉晶体管，一第二下拉晶体管以及一第二存储节点，其中该第一存储节点与该第二上拉晶体管的一栅极以及该第二下拉晶体管的一栅极连接，一切换晶体管，与该第二存储节点、该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，以及一存取晶体管，与该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，其中该切换晶体管的一栅极与该存取晶体管的一栅极彼此不直接相连。
-
公开(公告)号：CN109545252A
公开(公告)日：2019-03-29
申请号：CN201710864959.3
申请日：2017-09-22
申请人： 联华电子股份有限公司
CPC分类号： H01L27/1104 , H01L21/32133 , H01L21/823821 , H01L21/823828 , H01L23/5226 , H01L23/528 , H01L27/0207 , H01L27/0924 , H01L29/7851 , G11C5/025 , H01L27/11
摘要： 本发明公开一种静态随机存取存储器(static random-access memory，SRAM)的布局图案，包含一基底，一第一上拉晶体管(PL1)、一第一下拉晶体管(PD1)、一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)位于该基底上，另包含一第一存取晶体管(PG1A)，一第二存取晶体管(PG1B)，第三存取晶体管(PG2A)以及一第四存取晶体管(PG2B)，其中该PG1A与该PG1B包含有一相同的第一鳍状结构，该PG2A与该PG2B包含有一相同的第二鳍状结构，一第一区域连接层，位于该PG1A与该PG1B之间，且位于该PL1与该PD1所包含的该鳍状结构上，以及一第二区域连接层，位于该PG2A与该PG2B之间，且位于PL2与该PD2所包含的该鳍状结构上。
-
公开(公告)号：CN109148451A
公开(公告)日：2019-01-04
申请号：CN201710963096.5
申请日：2017-10-17
申请人： 联华电子股份有限公司
IPC分类号： H01L27/11
CPC分类号： H01L27/1104
摘要： 本发明公开一种静态随机存取存储器单元阵列及其形成方法。该形成静态随机存取存储器单元阵列的方法包含有下述步骤。首先，图案化而形成多个鳍状结构于一基底上，其中此些鳍状结构包含多个主动鳍状结构以及多个牺牲鳍状结构，各通道晶体管(PG FinFET)与对应的一降压晶体管(PD FinFET)至少共享一主动鳍状结构，在一存储器单元中二相邻的升压晶体管(PU FinFET)跨设的二主动鳍状结构之间设置有至少一牺牲鳍状结构。接着，移除此些牺牲鳍状结构的至少一部分。
-
公开(公告)号：CN116741218A
公开(公告)日：2023-09-12
申请号：CN202210207577.4
申请日：2022-03-04
申请人： 联华电子股份有限公司
摘要： 本发明提出了一种自旋轨道力矩磁性存储器电路与其布局，其中该自旋轨道力矩磁性存储器电路包含一读取晶体管对，具有两个并联的读取晶体管、一写入晶体管对，具有两个并联的写入晶体管、一自旋轨道力矩磁性存储器单元，具有一磁隧穿结以及一自旋轨道力矩层，其中该磁隧穿结的一端连接到该读取晶体管对的源极而另一端连接到该自旋轨道力矩层，该自旋轨道力矩层的一端连接到一来源线而另一端连接到该写入晶体管对的源极、一读取位线，连接到该读取晶体管对的漏极、以及一写入位线，连接到该写入晶体管对的漏极。
-
公开(公告)号：CN115588666A
公开(公告)日：2023-01-10
申请号：CN202110696593.X
申请日：2021-06-23
申请人： 联华电子股份有限公司
IPC分类号： H01L27/02
摘要： 本发明公开一种半导体布局图案及其形成方法，其中该半导体布局图案包含一基底，基底上有多个三元内容可定址存储器(Ternary contentaddressable memory,TCAM)，其中至少两个TCAM的布局沿着一对称轴相互镜射对称，且该两个TCAM共同连接到同一搜寻线(SL)。
-
公开(公告)号：CN113764422A
公开(公告)日：2021-12-07
申请号：CN202110942757.2
申请日：2017-09-20
申请人： 联华电子股份有限公司
IPC分类号： H01L27/11 , H01L27/105 , H01L27/092 , H01L23/528 , G11C7/22 , G11C7/14 , G11C7/02
摘要： 本发明公开一种静态随机存取存储元件。此静态随机存取存储元件是由存储单元中两个作为载入晶体管的P通道栅极、两个作为驱动晶体管的N通道栅极、以及两个作为存取晶体管的N通道栅极所组成。作为存取晶体管的N通道栅极附近会设置一第一虚置栅极，该两者间隔有一位线节点，其中该第一虚置栅极是经由一金属层电连接到一接地电压，以及一第二虚置栅邻近该第一虚置栅，其中该第二虚置栅与其中一该作为载入晶体管的P通道栅以及该作为驱动晶体管的N通道栅以该位线节点为中心对称。
-
公开(公告)号：CN109148451B
公开(公告)日：2021-09-07
申请号：CN201710963096.5
申请日：2017-10-17
申请人： 联华电子股份有限公司
IPC分类号： H01L27/11
摘要： 本发明公开一种静态随机存取存储器单元阵列及其形成方法。该形成静态随机存取存储器单元阵列的方法包含有下述步骤。首先，图案化而形成多个鳍状结构于一基底上，其中此些鳍状结构包含多个主动鳍状结构以及多个牺牲鳍状结构，各通道晶体管(PG FinFET)与对应的一降压晶体管(PD FinFET)至少共享一主动鳍状结构，在一存储器单元中二相邻的升压晶体管(PU FinFET)跨设的二主动鳍状结构之间设置有至少一牺牲鳍状结构。接着，移除此些牺牲鳍状结构的至少一部分。
-
公开(公告)号：CN113270408A
公开(公告)日：2021-08-17
申请号：CN202011146335.6
申请日：2015-11-23
申请人： 联华电子股份有限公司
IPC分类号： H01L27/11 , H01L21/8244 , H01L29/423 , H01L21/28
摘要： 本发明公开一种避免电路短路的改良多晶硅虚置技术，其中本发明提供一种鳍状晶体管SRAM存储元件，以及制作上述元件的方法，可防止当部分金属接触件靠近相邻虚置边缘单元的虚置栅极时，电流在位单元的金属接触件之间通过虚置栅极所产生的短路现象。本发明一实施例，通过一经改良的栅极空槽图案，延伸邻近位单元的一或多个栅极空槽的长度，以在图案化栅极层的过程中，图案化并区段化靠近主动存储器单元的金属接触件的虚置栅极线。在另一实施例中，图案化栅极层的过程中，调整相邻主动存储器单元的一或多条虚置栅极之间的距离，使得位于虚置边缘单元内的虚置栅极远离主动存储器单元的金属接触件。
-
公开(公告)号：CN106257674B
公开(公告)日：2020-11-17
申请号：CN201510814966.3
申请日：2015-11-23
申请人： 联华电子股份有限公司
IPC分类号： H01L27/11 , H01L21/8244 , H01L29/423 , H01L21/28
摘要： 本发明公开一种避免电路短路的改良多晶硅虚置技术，其中本发明提供一种鳍状晶体管SRAM存储元件，以及制作上述元件的方法，可防止当部分金属接触件靠近相邻虚置边缘单元的虚置栅极时，电流在位单元的金属接触件之间通过虚置栅极所产生的短路现象。本发明一实施例，通过一经改良的栅极空槽图案，延伸邻近位单元的一或多个栅极空槽的长度，以在图案化栅极层的过程中，图案化并区段化靠近主动存储器单元的金属接触件的虚置栅极线。在另一实施例中，图案化栅极层的过程中，调整相邻主动存储器单元的一或多条虚置栅极之间的距离，使得位于虚置边缘单元内的虚置栅极远离主动存储器单元的金属接触件。
-
-
-
-
-
-
-
-
-
搜索结果
58 条记录 (耗时 0.035 秒)
