集成电路、存储器电路、用于形成集成电路的方法以及用于形成存储器电路的方法

    公开(公告)号:CN114334835A

    公开(公告)日:2022-04-12

    申请号:CN202110629317.1

    申请日:2021-06-04

    Abstract: 本申请案涉及集成电路、存储器电路、用于形成集成电路的方法以及用于形成存储器电路的方法。一种用于形成集成电路系统的方法包括在衬底上方形成导电材料。将所述导电材料图案化成水平地纵向拉长的导电线。使所述导电材料竖直凹入于所述导电线的纵向间隔开的第一区中以形成分别处于个别纵向间隔开的第二区中的纵向间隔开的导电柱,所述纵向间隔开的第二区沿着所述导电线与所述纵向间隔开的第一区纵向交替。所述导电柱相对于所述导电线的所述纵向间隔开并且竖直凹入的第一区中的所述导电材料而竖直突出。在所述导电柱正上方形成电子组件。所述个别电子组件直接电耦合到所述个别导电柱。公开了额外方法,包含独立于方法的结构。

    存储器阵列
    15.
    发明公开

    公开(公告)号:CN113169172A

    公开(公告)日:2021-07-23

    申请号:CN201980078563.3

    申请日:2019-11-19

    Abstract: 一种存储器阵列包括绝缘材料和存储器单元的竖直交替层。所述存储器单元个别地包括晶体管,所述晶体管包括其间具有沟道区的第一和第二源极/漏极区,以及以操作方式接近所述沟道区的栅极。所述个别存储器单元包括电容器,所述电容器包括其间具有电容器绝缘体的第一和第二电极。所述第一电极电耦合到所述第一源极/漏极区。字线结构竖向地延伸穿过所述竖直交替层的所述绝缘材料和所述存储器单元。所述存储器单元层中的不同者的所述栅极的个别者直接电耦合到所述字线结构的个别者。感测线电耦合到所述晶体管的个别者的所述第二源极/漏极区中的多个。公开了其它实施例。

    用于集成电路制造的方法
    18.
    发明授权

    公开(公告)号:CN112053951B

    公开(公告)日:2024-10-18

    申请号:CN202010166851.9

    申请日:2020-03-11

    Abstract: 一种用于集成电路制造的方法包括在衬底的外部形成金属材料。至少大部分(即高达并且包括100%)的所述金属材料含有元素形式、金属化合物形式或合金形式中的至少一种形式的钌。在所述含钌金属材料的外部形成掩模材料。所述掩模材料包括九种具体列举的材料或材料类别中的至少一种。当蚀刻穿过所述含钌金属材料的暴露部分以形成包括所述含钌金属材料的集成电路的特征件时,将所述掩模材料用作掩模。

    竖直晶体管
    19.
    发明公开
    竖直晶体管 审中-实审

    公开(公告)号:CN114628519A

    公开(公告)日:2022-06-14

    申请号:CN202111029910.9

    申请日:2021-09-03

    Abstract: 一种竖直晶体管包括顶部源极/漏极区、底部源极/漏极区、竖直位于所述顶部与底部源极/漏极区之间的沟道区及可操作地横向邻近所述沟道区的栅极。所述顶部源极/漏极区与所述沟道区具有顶部界面,且所述底部源极/漏极区与所述沟道区具有底部界面。所述沟道区是结晶的,且其晶粒具有小于20纳米的平均晶粒度。所述顶部界面处或所述底部界面处的所述沟道区具有比竖直位于所述顶部及底部界面处的所述晶粒之间的所述沟道区中的所述晶粒的体积大的水平织构。公开其它实施例及方面。

    集成组合件及形成集成组合件的方法

    公开(公告)号:CN114388506A

    公开(公告)日:2022-04-22

    申请号:CN202111141970.X

    申请日:2021-09-28

    Abstract: 本申请案涉及集成组合件及形成集成组合件的方法。一些实施例包含一种集成组合件,其包含基底结构。所述基底结构包含沿第一方向延伸的一系列导电结构。所述导电结构具有沿所述第一方向与凹入区交替的台阶。半导体材料的支柱在所述台阶上方。所述半导体材料包含选自周期表的第13族的至少一种元素结合选自周期表的第16族的至少一种元素。在一些应用中,所述半导体材料可为半导体氧化物。一些实施例包含形成集成组合件的方法。

Patent Agency Ranking