-
公开(公告)号：CN102856282A
公开(公告)日：2013-01-02
申请号：CN201210220419.9
申请日：2012-06-29
Applicant: 罗姆股份有限公司
IPC: H01L23/492 , H01L21/00
Abstract: 本发明涉及叠层高熔点焊接层及其制造方法以及半导体器件。一种叠层高熔点焊接层包括：叠层结构，其层叠多个三层结构，各个三层结构包括低熔点金属薄膜层以及置于低熔点金属薄膜层的表面和背面表面上的高熔点金属薄膜层；第一高熔点金属层，置于叠层结构的表面上；以及第二高熔点金属层，置于叠层结构的背面表面上。低熔点金属薄膜层和高熔点金属薄膜层通过TLP相互熔成合金，并且叠层结构以及第一高熔点金属层和第二高熔点金属层通过TLP接合相互熔成合金。
-
公开(公告)号：CN101939843B
公开(公告)日：2012-09-26
申请号：CN200980104440.9
申请日：2009-02-06
Applicant: 罗姆股份有限公司
IPC: H01L29/78 , H01L29/12 , H01L29/739
CPC classification number: H01L29/7802 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/7395
Abstract: 本发明提供一种能提高耐压性、简化制造工序的半导体装置。本发明的半导体装置具备：层叠在含有SiC的n+型基板(11)，含有SiC的n型外延层(1)；在外延层(1)的表面层相互隔离地配置的n+型源极区域(5)；被源极区域(5)夹持的p型阱接触区域(2)；与源极区域(5)及p型阱接触区域(2)的基板(11)侧表面相接地配置的p型阱区域(3)；配置为夹持源极区域(5)及p型阱区域(3)的p型阱扩展区域(4)。在从外延层(1)的表面向基板(11)的深度方向，p型阱区域(3)的杂质浓度的浓度峰值位置比p型阱扩展区域(4)的杂质浓度的浓度峰值位置深。
-
-
公开(公告)号：CN115280498A
公开(公告)日：2022-11-01
申请号：CN202180021067.1
申请日：2021-03-15
Applicant: 罗姆股份有限公司
Abstract: 半导体装置具备第一、第二开关元件、第一、第二导电部件以及电容器。上述第一开关元件具有在第一方向上朝向相反侧的第一元件主面以及第一元件背面。上述第二开关元件具有在上述第一方向上朝向相反侧的第二元件主面以及第二元件背面。上述第一、第二导电部件在与上述第一方向正交的第二方向上相互隔离。上述电容器具有第一连接端子以及第二连接端子。上述第一开关元件与上述第二开关元件串联地连接而构成电桥。上述第一连接端子与上述第二连接端子分别电连接于上述电桥的两端。上述电容器以及上述第一开关元件搭载于上述第一导电部件，上述第二开关元件搭载于上述第二导电部件。
-
-
Patent Agency Ranking
公开(公告)号：CN112805829A
公开(公告)日：2021-05-14
申请号：CN201980066078.4
申请日：2019-10-09
Applicant: 罗姆股份有限公司
Abstract: 半导体装置(A1)具备：第一端子(201A)和第二端子(201B)；具有第一栅极电极(12A)、第一源极电极(13A)和第一漏极电极(14A)的第一开关元件(1A)；具有第二栅极电极(12B)、第二源极电极(13B)和第二漏极电极(14B)的第二开关元件(1B)。在第一端子(201A)和第二端子(201B)之间串联连接有第一开关元件(1A)和第二开关元件(1B)。半导体装置(A1)具备在第一端子(201A)和第二端子(201B)之间与第一开关元件(1A)和第二开关元件(1B)并联连接的第一电容器(3A)。第一开关元件(1A)和第二开关元件(1B)在x方向上排列。第一电容器(3A)在z方向视角下与第一开关元件(1A)和第二开关元件(1B)的至少其一重叠。采用这种结构能够抑制浪涌电压。
-
公开(公告)号：CN102856282B
公开(公告)日：2017-09-19
申请号：CN201210220419.9
申请日：2012-06-29
Applicant: 罗姆股份有限公司
IPC: H01L23/492 , H01L21/00
Abstract: 本发明涉及叠层高熔点焊接层及其制造方法以及半导体器件。一种叠层高熔点焊接层包括：叠层结构，其层叠多个三层结构，各个三层结构包括低熔点金属薄膜层以及置于低熔点金属薄膜层的表面和背面表面上的高熔点金属薄膜层；第一高熔点金属层，置于叠层结构的表面上；以及第二高熔点金属层，置于叠层结构的背面表面上。低熔点金属薄膜层和高熔点金属薄膜层通过TLP相互熔成合金，并且叠层结构以及第一高熔点金属层和第二高熔点金属层通过TLP接合相互熔成合金。
-
公开(公告)号：CN110476244B
公开(公告)日：2023-11-03
申请号：CN201880022963.8
申请日：2018-03-28
Applicant: 罗姆股份有限公司
Abstract: 功率模块(1)具备平板状的厚铜基板(2)、配置在厚铜基板(2)上的导电性的应力缓和金属层(24U)、配置在应力缓和金属层(24U)上的半导体器件(22)和配置在应力缓和金属层(24U)上的镀层(30)，半导体器件(22)隔着镀层(30)与应力缓和金属层(24U)接合。厚铜基板(2)具备第1厚铜层(14)和配置在第1厚铜层(14)上的第2厚铜层(18)，应力缓和金属层(24U)配置在第2厚铜层(18)上。半导体器件(22)的一部分嵌入应力缓和金属层(24U)并固着。半导体器件(22)与应力缓和金属层(24U)的接合面通过扩散接合或固相扩散接合而一体化。提供一种能够不增加热阻而提高接合的可靠性的功率模块。
-
公开(公告)号：CN116598263A
公开(公告)日：2023-08-15
申请号：CN202310804059.5
申请日：2018-05-10
Applicant: 罗姆股份有限公司
Abstract: 本发明提供功率半导体装置和半导体功率模块。该功率半导体装置具备平板状的厚铜基板、部分地配置在所述厚铜基板上的导电性的接合层、配置于所述接合层上的半导体功率器件、以及与所述半导体功率器件的电极电连接的外部连接用端子，所述厚铜基板的维氏硬度为50以下。
-
公开(公告)号：CN113169144A
公开(公告)日：2021-07-23
申请号：CN201980076107.5
申请日：2019-11-14
Applicant: 罗姆股份有限公司
Inventor： 大塚拓一
IPC: H01L23/36
Abstract: 半导体装置(A10)具备导电基板(20)及半导体元件(40)。导电基板(20)具有朝向厚度方向(z)的一侧的主面(20A)、及朝向与主面(20A)相反的侧的背面(20B)。半导体元件(40)电接合于主面(20A)。导电基板(20)包括第一基层(211)、第二基层(212)以及金属层(22)。第一基层(211)及第二基层(212)分别由层叠石墨烯而成的石墨构成。金属层(22)介于第一基层(211)与第二基层(212)之间。第一基层(211)中的上述石墨烯沿相对于厚度方向(z)呈直角的第一层叠方向层叠。第二基层(212)中的上述石墨烯沿相对于厚度方向(z)呈直角且相对于上述第一层叠方向交叉的第二层叠方向层叠。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.025 seconds)
