-
公开(公告)号:CN110622301A
公开(公告)日:2019-12-27
申请号:CN201880031217.5
申请日:2018-05-10
Applicant: 罗姆股份有限公司
IPC: H01L23/14
Abstract: 一种功率半导体装置(1),具备平板状的第1厚铜层(14)、配置于第1厚铜层(14)上的绝缘片层(16)、配置于绝缘片层(16)上且形成了图案的第2厚铜层(18A)、配置于第2厚铜层(18A)上的导电性的接合层(20)、以及配置于接合层(20)上的半导体功率器件(22),半导体功率器件(22)与接合层(20)接合,同时,第2厚铜层(18A)的维氏硬度比第1厚铜层(14)的维氏硬度小,为50以下。提供一种功率半导体装置,能够不增加热阻而提高接合的可靠性。
-
公开(公告)号:CN110622301B
公开(公告)日:2023-06-23
申请号:CN201880031217.5
申请日:2018-05-10
Applicant: 罗姆股份有限公司
IPC: H01L23/14
Abstract: 一种功率半导体装置(1),具备平板状的第1厚铜层(14)、配置于第1厚铜层(14)上的绝缘片层(16)、配置于绝缘片层(16)上且形成了图案的第2厚铜层(18A)、配置于第2厚铜层(18A)上的导电性的接合层(20)、以及配置于接合层(20)上的半导体功率器件(22),半导体功率器件(22)与接合层(20)接合,同时,第2厚铜层(18A)的维氏硬度比第1厚铜层(14)的维氏硬度小,为50以下。提供一种功率半导体装置,能够不增加热阻而提高接合的可靠性。
-
公开(公告)号:CN112771667A
公开(公告)日:2021-05-07
申请号:CN201980064276.7
申请日:2019-09-25
Applicant: 罗姆股份有限公司
Inventor: 畑野舞子
Abstract: 本公开的半导体装置(A1)具备:半导体元件(10A),其具有元件主面(101)及元件背面(102),且在元件主面(101)形成有主面电极(11),在元件背面(102)形成有背面电极(12);导电性基板(22A),其具有与元件背面(102)对置的主面(221A),且与背面电极(12)导通接合;导电性基板(22B),其具有主面(221B),且在宽度方向x上与导电性基板(22A)分离配置;以及引线部件(51),其沿宽度方向(x)延伸,且将主面电极(11)和导电性基板(22B)导通连接。引线部件(51)配置于比主面(221B)靠主面(221B)朝向的方向,且经由引线接合层(32)与主面电极(11)接合。沿宽度方向(x)观察,导电性基板(22A)、半导体元件(10A)以及引线接合层(32)与导电性基板(22B)重叠。通过这样的结构,能够抑制可靠性降低。
-
公开(公告)号:CN110476244B
公开(公告)日:2023-11-03
申请号:CN201880022963.8
申请日:2018-03-28
Applicant: 罗姆股份有限公司
Abstract: 功率模块(1)具备平板状的厚铜基板(2)、配置在厚铜基板(2)上的导电性的应力缓和金属层(24U)、配置在应力缓和金属层(24U)上的半导体器件(22)和配置在应力缓和金属层(24U)上的镀层(30),半导体器件(22)隔着镀层(30)与应力缓和金属层(24U)接合。厚铜基板(2)具备第1厚铜层(14)和配置在第1厚铜层(14)上的第2厚铜层(18),应力缓和金属层(24U)配置在第2厚铜层(18)上。半导体器件(22)的一部分嵌入应力缓和金属层(24U)并固着。半导体器件(22)与应力缓和金属层(24U)的接合面通过扩散接合或固相扩散接合而一体化。提供一种能够不增加热阻而提高接合的可靠性的功率模块。
-
公开(公告)号:CN116598263A
公开(公告)日:2023-08-15
申请号:CN202310804059.5
申请日:2018-05-10
Applicant: 罗姆股份有限公司
Abstract: 本发明提供功率半导体装置和半导体功率模块。该功率半导体装置具备平板状的厚铜基板、部分地配置在所述厚铜基板上的导电性的接合层、配置于所述接合层上的半导体功率器件、以及与所述半导体功率器件的电极电连接的外部连接用端子,所述厚铜基板的维氏硬度为50以下。
-
公开(公告)号:CN110476244A
公开(公告)日:2019-11-19
申请号:CN201880022963.8
申请日:2018-03-28
Applicant: 罗姆股份有限公司
Abstract: 功率模块(1)具备平板状的厚铜基板(2)、配置在厚铜基板(2)上的导电性的应力缓和金属层(24U)、配置在应力缓和金属层(24U)上的半导体器件(22)和配置在应力缓和金属层(24U)上的镀层(30),半导体器件(22)隔着镀层(30)与应力缓和金属层(24U)接合。厚铜基板(2)具备第1厚铜层(14)和配置在第1厚铜层(14)上的第2厚铜层(18),应力缓和金属层(24U)配置在第2厚铜层(18)上。半导体器件(22)的一部分嵌入应力缓和金属层(24U)并固着。半导体器件(22)与应力缓和金属层(24U)的接合面通过扩散接合或固相扩散接合而一体化。提供一种能够不增加热阻而提高接合的可靠性的功率模块。
-
-
-
-
-