-
公开(公告)号：CN110444590B
公开(公告)日：2021-01-22
申请号：CN201910836726.1
申请日：2019-09-05
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/739
Abstract: 本发明涉及一种超结LIGBT功率器件，属于半导体功率器件技术领域。通过在横向IGBT的阳极电阻区内引入第二导电类型掺杂层，来控制电流在阳极电阻区的流动路径，进而控制阳极电阻区的压降，这样就能抑制LIGBT的snapback现象，这种通过精准控制阳极电阻区电阻阻值的结构并未增加工艺的制造难度，因而可以在不改变工艺的基础上，实现精准抑制LIGBT的snapback现象。
-
公开(公告)号：CN110676305A
公开(公告)日：2020-01-10
申请号：CN201910819842.2
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本发明提供一种具有低栅电荷特性的垂直沟道器件及制造方法，包括第一导电类型衬底，第一导电类型漂移区，第一导电类型源极接触区，第二导电类型阱区，第二导电类型源端接触区，源极金属接触，第一介质氧化层，第二介质氧化层，第三介质氧化层，第四介质氧化层，控制栅多晶硅电极、分离栅多晶硅电极；本发明采用“栅极多晶硅自对准倾斜注入”的方法，实现了第一导电类型源极接触区的制造，使得源极接触区边界随着控制栅多晶硅电极高度的变化而改变，本发明可较为精确地控制源极接触区的边界，防止器件断沟，同时大大缩小控制栅和源极接触区的交叠面积，降低栅电荷，提高器件的动态特性。
-
公开(公告)号：CN110491935A
公开(公告)日：2019-11-22
申请号：CN201910819921.3
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/10 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种具有高沟道密度的分离栅VDMOS器件及制造方法，包括：第一导电类型衬底，第一导电类型漂移区，第一导电类型源极接触区，第二导电类型阱区，第二导电类型源端接触区，源极金属接触，第一介质氧化层，第二介质氧化层，第三介质氧化层，第四介质氧化层，控制栅多晶硅电极、分离栅多晶硅电极；本发明在器件台面区引入控制栅浅槽，在满足现有工艺限制且不缩小器件台面宽度的条件下，增加导电沟道，提高器件的沟道密度，所引入的控制栅浅槽几乎不影响器件耐压，使得本发明所述分离栅VDMOS在保持相同的器件耐压的情况下拥有更低的比导通电阻，降低器件的工作损耗。
-
公开(公告)号：CN110444591B
公开(公告)日：2021-04-20
申请号：CN201910819845.6
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/423 , H01L29/78 , H01L29/739 , H01L21/336 , H01L21/331
Abstract: 本发明提供一种具有低比导通电阻的槽型器件及制造方法，包括第一导电类型衬底，第一导电类型漂移区，第一导电类型源极接触区，第二导电类型阱区，第二导电类型源端接触区，源极金属接触，第一介质氧化层，第二介质氧化层，第三介质氧化层，第四介质氧化层，控制栅多晶硅电极、分离栅多晶硅电极；本发明充分发掘深槽结构的三维耗尽能力，提出在z方向具有深槽和浅槽交替分布的槽型器件结构，利用深槽对额外的第一导电类型漂移区进行耗尽，保持器件耐压的稳定，同时，额外的第一导电类型漂移区在开态时为器件提供了更多的导电通路，减小器件的比导通电阻。
-
Patent Agency Ranking
公开(公告)号：CN110459599B
公开(公告)日：2021-03-16
申请号：CN201910819950.X
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种具有深埋层的纵向浮空场板器件及制造方法，包括：深埋层，第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第一介质氧化层、第二介质氧化层、第三介质氧化层、浮空场板多晶硅电极、控制栅多晶硅电极，金属条；第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，本发明根据纵向浮空场板的结构与工艺特点，在器件的第二导电类型漂移区或第一导电类型半导体衬底中引入深度达到3‑20μm的深埋层，且该深埋层RESURF技术能够与现有RESURF技术充分兼容，进一步调制漂移区电场，降低器件的比导通电阻。
-
公开(公告)号：CN110518059B
公开(公告)日：2021-01-22
申请号：CN201910819934.0
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/40 , H01L29/739 , H01L21/331
Abstract: 本发明提供一种具有电荷平衡耐压层的纵向浮空场板器件及制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第一导电类型电荷平衡耐压层，第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第二导电类型电荷平衡耐压层，第一介质氧化层、第二介质氧化层、第三介质氧化层，浮空场板多晶硅电极、控制栅多晶硅电极，金属条；第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，本发明在器件的第二导电类型漂移区中引入由第一导电类型电荷平衡耐压层和第二导电类型电荷平衡耐压层构成的超结结构，调制漂移区电场，并提供低阻电流通路，从而提高器件耐压并降低器件的比导通电阻。
-
公开(公告)号：CN110504322A
公开(公告)日：2019-11-26
申请号：CN201910819894.X
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L27/02
Abstract: 本发明提供一种分离栅VDMOS器件的终端结构，包括有源区结构和终端区结构，本发明通过将分离栅深槽与第一道终端深槽相连，二者共用接触孔进行引出，减少了设计器件版图结构时所要考虑的参数，简化器件的版图结构设计，同时将三维耗尽转化为二维耗尽，并对分离栅深槽和第一道终端深槽连接处的结构进行特殊设计，进一步缓解曲率效应，优化电荷平衡，提高终端结构的耐压。
-
公开(公告)号：CN110459599A
公开(公告)日：2019-11-15
申请号：CN201910819950.X
申请日：2019-08-31
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种具有深埋层的纵向浮空场板器件及制造方法，包括：深埋层，第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区、第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区、第一介质氧化层、第二介质氧化层、第三介质氧化层、浮空场板多晶硅电极、控制栅多晶硅电极，金属条；第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，本发明根据纵向浮空场板的结构与工艺特点，在器件的第二导电类型漂移区或第一导电类型半导体衬底中引入深度达到3-20μm的深埋层，且该深埋层RESURF技术能够与现有RESURF技术充分兼容，进一步调制漂移区电场，降低器件的比导通电阻。
-
公开(公告)号：CN110444590A
公开(公告)日：2019-11-12
申请号：CN201910836726.1
申请日：2019-09-05
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/739
Abstract: 本发明涉及一种超结LIGBT功率器件，属于半导体功率器件技术领域。通过在横向IGBT的阳极电阻区内引入第二导电类型掺杂层，来控制电流在阳极电阻区的流动路径，进而控制阳极电阻区的压降，这样就能抑制LIGBT的snapback现象，这种通过精准控制阳极电阻区电阻阻值的结构并未增加工艺的制造难度，因而可以在不改变工艺的基础上，实现精准抑制LIGBT的snapback现象。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.024 seconds)
