公开(公告)号：CN109427904A

公开(公告)日：2019-03-05

申请号：CN201810927289.X

申请日：2018-08-15

Applicant: 瑞萨电子株式会社

Inventor： 藤井宏基 ,  酒井敦 ,  森隆弘

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种半导体装置和制造半导体装置的方法。本发明提供一种可以确保高击穿电压且可以应用简化的制造过程的半导体装置以及制造所述半导体装置的方法。n+掩埋区具有浮置电位。n型体区被定位在所述n+掩埋区的第一表面侧。p+源区被定位在所述第一表面中且与所述n型体区形成p-n结。p+漏区与所述p+源区间隔开地被定位在所述第一表面中。p型杂质区PIR被定位在所述n+掩埋区与所述n型体区之间，且使所述n+掩埋区和所述n型体区彼此隔离。

公开(公告)号：CN107644910A

公开(公告)日：2018-01-30

申请号：CN201710546119.2

申请日：2017-07-06

Applicant: 瑞萨电子株式会社

Inventor： 永久克己 ,  酒井敦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种半导体器件及其制造方法。在具有STI结构的元件隔离区的LDMOS中，防止绝缘击穿的发生，绝缘击穿可能是在接近元件隔离区的底面的边缘部分的半导体衬底中产生的电子倾泻到栅极电极中时引起的。在紧接着接近嵌入在源极区和漏极区之间的半导体衬底的主表面中的元件隔离区的偏移区的上表面上，提供穿透形成栅极电极的硅膜的沟槽。结果，硅膜和用于填充沟槽的金属膜形成栅极电极。

公开(公告)号：CN104637966A

公开(公告)日：2015-05-20

申请号：CN201410643783.5

申请日：2014-11-10

Applicant: 瑞萨电子株式会社

Inventor： 永久克己 ,  酒井敦 ,  有江宽之

IPC: H01L27/146

Abstract: 本发明涉及半导体器件及其制造方法。提供一种具有高灵敏度，产生较少模糊现象并能提供高可靠性图像的光电转换元件的半导体器件。半导体器件具有半导体衬底，第一p型外延层，第二p型外延层以及第一光电转换元件。第一p型外延层形成在半导体衬底的主表面上。第二p型外延层形成为覆盖第一p型外延层的上表面。第一光电转换元件形成在第二p型外延层中。第一和第二p型外延层每个都由硅制成，并且第一p型外延层具有高于第二p型外延层的p型杂质浓度。

公开(公告)号：CN119008667A

公开(公告)日：2024-11-22

申请号：CN202410416676.2

申请日：2024-04-08

Applicant: 瑞萨电子株式会社

Inventor： 永久克己 ,  酒井敦 ,  西村智也

IPC: H01L29/40 ,  H01L29/423 ,  H01L29/78

Abstract: 本公开的各实施例涉及半导体器件。提高了半导体器件的性能。在半导体衬底(SUB)中，沟槽TR1和沟槽TR2形成为从该半导体衬底(SUB)的上表面(TS)到达预定深度。在该沟槽TR1的下部处形成场板电极(FP)，并且在该沟槽TR1的上部处形成栅极电极GE1。栅极电极GE2形成在该沟槽TR2内部。该沟槽TR1的深度比该沟槽TR2的深度深。在平面图中，该沟槽TR1被该沟槽TR2围绕。

公开(公告)号：CN110098258B

公开(公告)日：2024-10-01

申请号：CN201910087496.3

申请日：2019-01-29

Applicant: 瑞萨电子株式会社

Inventor： 冈本康宏 ,  町田信夫 ,  新井耕一 ,  久田贤一 ,  山下泰典 ,  江口聪司 ,  宫本广信 ,  酒井敦 ,  永久克己

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明的各实施例涉及半导体器件及其制造方法。在作为SiC衬底的半导体衬底上形成漂移层。漂移层包括第一至第三n型半导体层和p型杂质区域。在此，第二n型半导体层的杂质浓度高于第一n型半导体层的杂质浓度和第三n型半导体层的杂质浓度。而且，在平面图中，位于彼此相邻的p型杂质区域之间的第二半导体层与在沟槽中形成的栅极电极的至少一部分重叠。

公开(公告)号：CN110010687B

公开(公告)日：2024-01-05

申请号：CN201811654142.4

申请日：2018-12-26

Applicant: 瑞萨电子株式会社

Inventor： 酒井敦 ,  永久克己 ,  江口聪司 ,  町田信夫 ,  新井耕一 ,  冈本康宏 ,  久田贤一 ,  山下泰典

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/16

Abstract: 本公开用于改进半导体器件的特性。在沟槽下方的漂移层中布置有具有与漂移层相反的导电类型的杂质的第一p型半导体区域，并且进一步布置第二p型半导体区域，第二p型半导体区域从上往下看与形成有沟槽的区域间隔一定距离并且具有与漂移层相反的导电类型的杂质。第二p型半导体区域通过在Y方向(图中的深度方向)上布置在空间中的多个区域配置。因此，通过提供第一和第二p型半导体区域以及进一步通过布置由空间间隔的第二p型半导体区域，可以在保持栅极绝缘膜的击穿电压的同时降低比导通电阻。

公开(公告)号：CN116913945A

公开(公告)日：2023-10-20

申请号：CN202310254153.8

申请日：2023-03-16

Applicant: 瑞萨电子株式会社

Inventor： 永久克己 ,  酒井敦 ,  后藤洋太郎

IPC: H01L29/06 ,  H01L29/78

Abstract: 本公开涉及一种半导体器件。该半导体器件包括：半导体衬底、各自从半导体衬底的上表面形成的第一源极区域和第一漏极区域、经由第一栅极介电膜在半导体衬底上形成的在第一源极区域与第一漏极区域之间的第一栅极电极、在栅极长度方向上在半导体衬底的上表面中形成的在第一栅极介电膜与第一漏极区域之间的第一沟槽、在栅极长度方向上在半导体衬底的上表面中形成的在栅极介电膜与第一漏极区域之间的比第一沟槽浅的第二沟槽，以及嵌入第一沟槽和第二沟槽中的第一介电膜。第一沟槽和第二沟槽在栅极宽度方向上彼此接触。

公开(公告)号：CN115985962A

公开(公告)日：2023-04-18

申请号：CN202211255764.6

申请日：2022-10-13

Applicant: 瑞萨电子株式会社

Inventor： 名渊雄太 ,  永久克己 ,  酒井敦 ,  下村彰宏 ,  德田悟

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件，包括其中形成有多个单位单元的单元区、以及在平面图中围绕该单元区的外围区。多个单位单元中的每个单位单元包括具有漂移区的半导体衬底、体区、源区、一对第一柱区、以及被形成在沟槽中的栅电极，栅绝缘膜被插入在沟槽与栅电极之间。阱区被形成在外围区中的漂移区的表面上。第二柱区被形成在阱区下方的漂移区中并且在Y和X方向上延伸以包围单元区。阱区被连接到体区，第二柱区被连接到阱区。