公开(公告)号：CN102971855A

公开(公告)日：2013-03-13

申请号：CN201080067653.1

申请日：2010-06-21

Applicant: 瑞萨电子株式会社

Inventor： 小清水亮 ,  庭山英树 ,  梅津和之 ,  添田弘毅 ,  馆上敦 ,  饭岛健史

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8222 ,  H01L27/04 ,  H01L27/06 ,  H01L29/47 ,  H01L29/872

CPC classification number: H01L29/0649 ,  H01L21/76205 ,  H01L21/76224 ,  H01L21/82385 ,  H01L21/823857 ,  H01L21/823878 ,  H01L27/0922 ,  H01L29/0638 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/41758 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明提供一种半导体器件及其制造方法。由LOCOS构成供nLDMOS器件的栅电极(G)搭上的平台绝缘膜(SL)，由STI构成元件分离部(SS)。另外，在形成有多个nLDMOS器件的激活区域的最外周设置与漏极区域(D)电位相同的护环。而且，隔着该护环在激活区域的周边形成元件分离部(SS)，并且使平台绝缘膜(SL)和元件分离部(SS)不相连，使两者分离。

公开(公告)号：CN204204847U

公开(公告)日：2015-03-11

申请号：CN201420482097.X

申请日：2014-08-25

Applicant: 瑞萨电子株式会社

Inventor： 松井孝二郎 ,  阪本雄彦 ,  梅津和之 ,  宇野友彰

IPC: H01L23/528

CPC classification number: H01L23/528 ,  H01L23/4824 ,  H01L23/53214 ,  H01L23/53228 ,  H01L27/088 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/7835 ,  H01L2224/16225 ,  H01L2924/13091 ,  H01L2924/19105 ,  H03K17/687 ,  H01L2924/00

Abstract: 本实用新型涉及半导体器件。提高半导体器件的性能。在半导体衬底(SB)的主面的LDMOSFET形成区域(LR)形成有相互并联连接而构成功率MISFET的多个单位MISFET元件。在半导体衬底(SB)的主面的驱动电路区域(DR)还形成有控制功率MISFET的栅极电压的控制电路。在半导体衬底(SB)上还形成有具有由同种金属材料构成的多个布线层的布线结构。形成于LDMOSFET形成区域(LR)的多个单位MISFET元件的栅电极(GE)彼此之间经由极布线(M1G、M2G、M3G)而相互电连接，所述极布线分别形成在由同种金属材料构成的多个布线层的全部布线层上。