公开(公告)号：CN102971855A

公开(公告)日：2013-03-13

申请号：CN201080067653.1

申请日：2010-06-21

Applicant: 瑞萨电子株式会社

Inventor： 小清水亮 ,  庭山英树 ,  梅津和之 ,  添田弘毅 ,  馆上敦 ,  饭岛健史

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8222 ,  H01L27/04 ,  H01L27/06 ,  H01L29/47 ,  H01L29/872

CPC classification number: H01L29/0649 ,  H01L21/76205 ,  H01L21/76224 ,  H01L21/82385 ,  H01L21/823857 ,  H01L21/823878 ,  H01L27/0922 ,  H01L29/0638 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/41758 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明提供一种半导体器件及其制造方法。由LOCOS构成供nLDMOS器件的栅电极(G)搭上的平台绝缘膜(SL)，由STI构成元件分离部(SS)。另外，在形成有多个nLDMOS器件的激活区域的最外周设置与漏极区域(D)电位相同的护环。而且，隔着该护环在激活区域的周边形成元件分离部(SS)，并且使平台绝缘膜(SL)和元件分离部(SS)不相连，使两者分离。

公开(公告)号：CN102971855B

公开(公告)日：2016-02-24

申请号：CN201080067653.1

申请日：2010-06-21

Applicant: 瑞萨电子株式会社

Inventor： 小清水亮 ,  庭山英树 ,  梅津和之 ,  添田弘毅 ,  馆上敦 ,  饭岛健史

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8222 ,  H01L27/04 ,  H01L27/06 ,  H01L29/47 ,  H01L29/872

CPC classification number: H01L29/0649 ,  H01L21/76205 ,  H01L21/76224 ,  H01L21/82385 ,  H01L21/823857 ,  H01L21/823878 ,  H01L27/0922 ,  H01L29/0638 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/41758 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明提供一种半导体器件及其制造方法。由LOCOS构成供nLDMOS器件的栅电极(G)搭上的平台绝缘膜(SL)，由STI构成元件分离部(SS)。另外，在形成有多个nLDMOS器件的激活区域的最外周设置与漏极区域(D)电位相同的护环。而且，隔着该护环在激活区域的周边形成元件分离部(SS)，并且使平台绝缘膜(SL)和元件分离部(SS)不相连，使两者分离。