-
公开(公告)号：CN119967823A
公开(公告)日：2025-05-09
申请号：CN202510111571.0
申请日：2025-01-23
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Inventor： 李理
Abstract: 本发明提供了一种二极管结构，包括：基底层体，基底层体包括相对设置的顶面和底面；填充槽，设置在基底层体上，填充槽沿基底层体的长度方向或宽度方向延伸，由底面至顶面的方向，填充槽的开口逐渐增大；填充层体，设置在填充槽内，填充层体在填充槽内设置有第一欧姆接触区；第一金属层体，设置在基底层体的顶面上，并与基底层体形成肖特基接触，第一金属层体的至少部分嵌设在填充槽内。本申请解决了现有技术中的SIC二极管器件的耐高压能力较低的问题。
-
公开(公告)号：CN119871693A
公开(公告)日：2025-04-25
申请号：CN202411913939.7
申请日：2024-12-24
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: B28D5/00 , H01L21/304 , H01L21/78
Abstract: 本发明公开的SiC基器件划片裂片方法及其制作的SiC基器件，属于半导体加工技术领域。所述方法用于将包括SiC衬底、正面工艺层及正面金属图形层的晶圆结构分割为多个Die；包括：S1、晶圆背面贴膜，并根据预设切割线对晶圆正面进行开槽操作；S2、晶圆正面贴膜，并根据预设切割线对晶圆背面进行划片操作；S3、晶圆背面贴膜并进行正面裂片操作；S4、进行晶圆扩膜操作。本发明通过先在正面开槽后再在背面划片的工艺，使得晶圆正面和背面均形成割道，更便于裂片操作，避免裂片时因正面没有割道而导致挤压碎片的情形，从而提升良品率；而且，晶圆正面和背面的割道都不需要加工的太深，可以有效缓减刀轮过热及磨损消耗，从而提升划片裂片效率。
-
公开(公告)号：CN119069537B
公开(公告)日：2025-03-07
申请号：CN202411565542.3
申请日：2024-11-05
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H10D30/66 , H10D62/822 , H10D30/01
Abstract: 本申请公开了一种MOS器件及其制备方法，该MOS器件包括：衬底以及在衬底的一侧具有漂移层，漂移层具有背离衬底的第一表面，MOS器件还包括：至少一个源区结构，源区结构包括第一重掺杂区、第二重掺杂区和第一体区，第一重掺杂区和第一体区具有第一掺杂类型，第二重掺杂区具有第二掺杂类型，第一体区至少位于第一重掺杂区和第二重掺杂区靠近衬底的一侧，第一体区与漂移层具有不同的半导体材料；栅极结构，栅极结构包括栅极和第一栅介质，第一栅介质至少位于栅极与源区结构之间，其中，第一栅介质至少与第一体区和第二重掺杂区接触。以解决相关技术中MOS器件的沟道迁移率低的问题。
-
公开(公告)号：CN119069538B
公开(公告)日：2025-03-04
申请号：CN202411565547.6
申请日：2024-11-05
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本申请公开了一种MOS器件及其制备方法，包括至少一个元胞结构，元胞结构包括：衬底；漂移层，位于衬底的一侧；第一源区结构，位于漂移层背离衬底的一侧；第二源区结构，位于漂移层背离衬底的一侧，且第一源区结构背离衬底的一侧表面位于第二源区结构靠近衬底一侧的表面中；屏蔽区，位于漂移层和第二源区结构之间，屏蔽区包括多个第一屏蔽区，第一屏蔽区沿第一方向间隔分布，第一方向为衬底指向漂移层的方向。多个第一屏蔽区沿着第一方向的方向分别对器件中的载流子进行耗尽，进而降低了MOS器件中的内建电场，使得器件更加稳定，进而解决了相关技术中由于MOS器件在拐角处电场集中，易导致被击穿的问题。
-
公开(公告)号：CN119421468A
公开(公告)日：2025-02-11
申请号：CN202411577474.2
申请日：2024-11-06
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Inventor： 李理
IPC: H10D62/10
Abstract: 本申请公开了一种功率器件的终端结构、制备方法和功率器件，终端结构包括衬底；外延层，外延层位于衬底的一侧，外延层具有第一掺杂类型，外延层具有背离衬底的第一表面；多个外延区，外延区位于外延层背离衬底的一侧，外延区沿着第一方向间隔分布，相邻的任意两个外延区之间的区域为间隔区域，外延区包括叠层设置的第一外延区和第二外延区，第一外延区具有第二掺杂类型，第二外延区具有第一掺杂类型，第一方向平行于第一表面；多个一个注入区，注入区位于外延层中且注入区与间隔区域接触，注入区背离衬底的表面位于第一表面中，注入区具有第二掺杂类型。以解决相关技术中场限环结构的功率器件击穿电压低的问题。
-
Patent Agency Ranking
公开(公告)号：CN119277805A
公开(公告)日：2025-01-07
申请号：CN202411769490.1
申请日：2024-12-04
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Inventor： 李理
Abstract: 本申请公开了一种沟槽功率器件及沟槽功率器件的制备方法，该沟槽功率器件包括衬底和外延层，还包括至少一个沟槽栅结构，沟槽栅结构靠近衬底的表面与第一外延层接触，沟槽栅结构包括栅极和栅氧层；肖特基二极管结构，位于沟槽栅结构在第二方向上的一侧，肖特基二极管结构包括沿着第一方向叠层设置的绝缘层和多层掺杂层，绝缘层位于掺杂层靠近衬底的一侧，相邻的任意两层掺杂层具有不同的掺杂类型，其中，在第一方向上与衬底具有最大距离的掺杂层为第一掺杂层，其余掺杂层中的任意一层为第二掺杂层，第二掺杂层与栅极接触，绝缘层与栅氧层接触。以解决相关技术中沟槽功率器件栅极抗静电击穿能了和器件在开启状态下的漏电大的问题。
-
公开(公告)号：CN118866973B
公开(公告)日：2024-12-31
申请号：CN202411342996.4
申请日：2024-09-25
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L27/07 , H01L21/336
Abstract: 本申请公开了一种MOS器件及其制备方法，包括衬底以及在衬底的一侧具有漂移层，漂移层具有背离衬底的第一表面，源区结构设置在漂移层中且由第一表面指向衬底的方向延伸，源区结构包括第一注入区、第二注入区和多个第三注入区，第一注入区间隔设置在漂移层中且由第一表面指向衬底的方向延伸，第一注入区具有第一侧面和第二侧面，第二注入区分别与第一注入区的底面和第一侧面接触，第三注入区间隔设置在漂移层中且由第一表面指向衬底的方向延伸，且第三注入区与第二侧面接触，至少一个第三注入区的底面与漂移层接触，第一注入区具有第一掺杂类型，第二注入区和第三注入区具有第二掺杂类型。以解决相关技术中外接FRD导致的MOS器件可靠性较低的问题。
-
公开(公告)号：CN119069537A
公开(公告)日：2024-12-03
申请号：CN202411565542.3
申请日：2024-11-05
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/78 , H01L29/165 , H01L21/336
Abstract: 本申请公开了一种MOS器件及其制备方法，该MOS器件包括：衬底以及在衬底的一侧具有漂移层，漂移层具有背离衬底的第一表面，MOS器件还包括：至少一个源区结构，源区结构包括第一重掺杂区、第二重掺杂区和第一体区，第一重掺杂区和第一体区具有第一掺杂类型，第二重掺杂区具有第二掺杂类型，第一体区至少位于第一重掺杂区和第二重掺杂区靠近衬底的一侧，第一体区与漂移层具有不同的半导体材料；栅极结构，栅极结构包括栅极和第一栅介质，第一栅介质至少位于栅极与源区结构之间，其中，第一栅介质至少与第一体区和第二重掺杂区接触。以解决相关技术中MOS器件的沟道迁移率低的问题。
-
公开(公告)号：CN119064746A
公开(公告)日：2024-12-03
申请号：CN202411286246.X
申请日：2024-09-13
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明提供了一种功率器件雪崩耐受能力测试系统和方法，其中系统包括控制模块，控制模块的输出端与加热模块连接。加热模块包括相互抵接的温度传感器和待测器件，温度传感器与控制模块的输入端连接，待测器件与雪崩测试模块连接。控制模块用于将待测器件温度调节至目标温度范围，并对待测器件进行雪崩测试。本发明不需要测量导通电阻，再将导通电阻换算成温度，而是直接对待测器件进行接触式的温度测量，可以快速且准确地测量待测器件温度，适用于具有温度敏感参数的器件和不具有温度敏感参数的器件，从而在不同温度下测试待测器件的雪崩耐受能力。
-
公开(公告)号：CN118983333A
公开(公告)日：2024-11-19
申请号：CN202411452930.0
申请日：2024-10-17
Applicant: 珠海格力电子元器件有限公司 , 珠海格力电器股份有限公司
Inventor： 李理
IPC: H01L29/06 , H01L29/78 , H01L29/861 , H01L21/329 , H01L21/336
Abstract: 本申请公开了一种功率器件及其制备方法，功率器件包括：衬底，衬底具有第一表面；第一外延层设置在第一表面上，第一外延层包括沿第一方向分布的多个外延区域，各外延区域具有背离衬底的第二表面，在第二方向上多个外延区域的第二表面与第一表面具有不同的距离，第一方向平行于第一表面，第二方向垂直于第一表面，第一外延层具有第一掺杂类型；多个注入区，注入区设置在外延区域中，且注入区背离衬底的表面位于第二表面中，每个外延区域中设置有至少一个注入区；第二外延层，第二外延层位于第一外延层背离衬底的一侧，第二外延层与注入区接触，第二外延层与注入区具有第二掺杂类型。以解决相关技术中场限环结构的功率器件击穿电压低的问题。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.075 seconds)
