一种封装结构及其制备方法

    公开(公告)号:CN110970375A

    公开(公告)日:2020-04-07

    申请号:CN201811149961.3

    申请日:2018-09-29

    Abstract: 本发明提供了一种封装结构及其制备方法,该封装结构包括一个芯片以及包裹在所述芯片上的封装层,为了提高芯片的散热效果,该封装结构还包括一个散热结构,并且在设置该散热结构时,该散热结构镶嵌在封装层中并与所述芯片导热连。从而将芯片散发出的热量导出来,提高芯片的散热效果。

    功率器件封装方法及功率器件封装结构

    公开(公告)号:CN110504220A

    公开(公告)日:2019-11-26

    申请号:CN201910791503.8

    申请日:2019-08-26

    Abstract: 本发明涉及一种功率器件封装方法及功率器件封装结构,涉及半导体技术领域,用于提高现有的封装器件的过流能力题。本发明的功率器件封装方法,通过将第一芯片远离第一框架的侧面与第二芯片远离第二框架的侧面相连,并将所述第一框架与所述第二框架相连,使第一芯片、第二芯片、第一框架和第二框架能够被一同塑封在一个壳体内形成封装结构,使单个封装结构的过流能力增加大,从而降低应用端的成本;此外,由于将第一芯片和第二芯片都塑封在壳体内,因此相比塑封单个芯片的封装结构,相当于减少了封装结构的数量,从而大大缩减应用端实际体积。

    基于功率半导体器件的散热结构及安装方法

    公开(公告)号:CN111081661A

    公开(公告)日:2020-04-28

    申请号:CN201911339951.0

    申请日:2019-12-23

    Abstract: 本申请涉及一种基于功率半导体器件的散热结构及安装方法,所述散热结构包括:功率半导体器件、电路板、绝缘层、散热器以及固定组件;在电路板上设置有至少两个开孔,在至少两个开孔中设置有对应的至少两个固定组件;固定组件的一端外延至电路板的一侧,至少两个固定组件的外延部夹持固定功率半导体器件;固定组件的外延部还嵌入设置于散热器的一表面,以使通过电路板与散热器将功率半导体器件进行固定;绝缘层接触设置于功率半导体器件与散热器之间。如此通过将功率半导体器件夹持固定于电路板的一侧,增加了散热面积,有利于功率半导体器件散热,并且避免了因漏电将功率半导体器件或电路板烧毁的情况。

    一种功率模块及电子设备
    15.
    发明公开

    公开(公告)号:CN110164826A

    公开(公告)日:2019-08-23

    申请号:CN201910504161.7

    申请日:2019-06-12

    Abstract: 本发明提供了一种功率模块及电子设备,该功率模块包括基板、设置在基板上的芯片。其中,基板具有相对的第一面及第二面,芯片设置在基板的第一面上。为减小将芯片设置在基板上时基板的变形程度,在基板的第二面设置有槽体,在槽体内填充有填充物,且基板的热膨胀芯片小于填充物的热膨胀系数。在上述的方案中,通过在基板第二面的槽体内填充热膨胀系数较大的填充物,在将芯片设置在基板上时,使基板的翘曲程度降低,从而使基板与散热器之间能够良好的导热连接,提高散热效果。

    一种QFN器件的制备方法及QFN器件

    公开(公告)号:CN112713090B

    公开(公告)日:2023-01-24

    申请号:CN201911019801.1

    申请日:2019-10-24

    Abstract: 本发明提出了一种QFN器件制备方法及QFN器件,所述QFN器件包括芯片基底,芯片基底包括至少一个第一引脚和围绕着第一引脚的若干第二引脚,以及围绕全部第二引脚布置的且与各个第二引脚一一相接的若干第一孔;装配在芯片基底区内的芯片,其覆盖和连通第一引脚,并通过键合线连接第二引脚;塑封体,其用于将芯片塑封在芯片基底上并暴露第一引脚和第二引脚;一个平坦锡层和若干弯折锡层,平坦锡层形成在第一引脚的底面上,若干弯折锡层逐一形成在第二引脚上,每个弯折锡层都包括覆盖第二引脚的底面的底部区域及覆盖第二引脚的位于第一孔内的侧面的侧部区域。本发明的QFN器件的引脚侧面电镀有锡层,提高了器件与PCB板的焊接强度,从而提高了器件的可靠性。

    功率半导体器件及功率半导体器件的制造方法

    公开(公告)号:CN113394204A

    公开(公告)日:2021-09-14

    申请号:CN202010166471.5

    申请日:2020-03-11

    Abstract: 本发明涉及一种功率半导体器件及功率半导体器件的制造方法,该功率半导体器件包括:塑封壳体,在塑封壳体上设有栅极引脚、集电极引脚、发射极引脚、正极引脚、负极引脚、片选端引脚及控制端引脚;封装在塑封壳体内的IGBT集成电路,其与栅极引脚、集电极引脚和发射极引脚相连;封装在塑封壳体内的DigiPOT集成电路,其与正极引脚、负极引脚、片选端引脚及控制端引脚相连,该DigiPOT集成电路通过固有的输入端和输出端接入在IGBT集成电路的栅极结构层内,并作为能够调节阻值的栅极电阻。该功率半导体器件不仅解决了栅极电阻不可调节的问题,还保证了其具有更广的适用范围和更好的通用性。

    一种QFN器件的制备方法及QFN器件

    公开(公告)号:CN112713090A

    公开(公告)日:2021-04-27

    申请号:CN201911019801.1

    申请日:2019-10-24

    Abstract: 本发明提出了一种QFN器件制备方法及QFN器件,所述QFN器件包括芯片基底,芯片基底包括至少一个第一引脚和围绕着第一引脚的若干第二引脚,以及围绕全部第二引脚布置的且与各个第二引脚一一相接的若干第一孔;装配在芯片基底区内的芯片,其覆盖和连通第一引脚,并通过键合线连接第二引脚;塑封体,其用于将芯片塑封在芯片基底上并暴露第一引脚和第二引脚;一个平坦锡层和若干弯折锡层,平坦锡层形成在第一引脚的底面上,若干弯折锡层逐一形成在第二引脚上,每个弯折锡层都包括覆盖第二引脚的底面的底部区域及覆盖第二引脚的位于第一孔内的侧面的侧部区域。本发明的QFN器件的引脚侧面电镀有锡层,提高了器件与PCB板的焊接强度,从而提高了器件的可靠性。

    一种绝缘栅双极晶体管模块的封装方法及模块

    公开(公告)号:CN112331622A

    公开(公告)日:2021-02-05

    申请号:CN201910717761.1

    申请日:2019-08-05

    Abstract: 本发明提供一种绝缘栅双极晶体管模块的封装方法及模块,通过在散热基板上加工容纳槽,在散热基板上构造有容纳槽的一侧添加焊料,将衬底覆盖在焊料上,衬底结合面的边线沿投影方向的投影线位于容纳槽的开口的边线沿投影方向的投影线所围成的范围内,投影方向为垂直于衬底结合面的方向,再熔化焊料以形成位于凹弧面上且至少部分地位于容纳槽内的焊层,使得在衬底结合面的边线附近,衬板与散热基板之间的焊层的厚度增加,即散热基板和衬底之间在边缘位置处的焊层的厚度增加,使散热基板与覆盖在焊层上的衬底充分结合,避免在做高低温冲击试验、温度循环等温度急剧变化的可靠性试验极易出现边缘开裂、断层的现象,改善IGBT模块的可靠性。

Patent Agency Ranking