-
公开(公告)号:CN104465793A
公开(公告)日:2015-03-25
申请号:CN201310757126.9
申请日:2013-12-27
Applicant: 现代自动车株式会社
IPC: H01L29/872 , H01L21/329
CPC classification number: H01L29/872 , H01L29/0619 , H01L29/1608 , H01L29/6606 , H01L29/06 , H01L29/66143
Abstract: 本发明提供一种肖特基势垒二极管及制造肖特基势垒二极管的方法。该二极管包括:设置在n+型碳化硅衬底的第一表面上的n-型外延层;和设置在上述n-型外延层内的多个p+区域。n+型外延层设置在上述n-型外延层上,肖特基电极设置在上述n+型外延层上,欧姆电极设置在上述n+型碳化硅衬底的第二表面上。上述n+型外延层包括设置在上述n-型外延层上的多个柱形部和设置在上述柱形部之间且露出上述p+区域的多个开口。每个柱形部包括接触上述n-型外延层的大致直线部、和从上述大致直线部延伸的大致曲线部。
-
公开(公告)号:CN104425630A
公开(公告)日:2015-03-18
申请号:CN201310728598.1
申请日:2013-12-25
Applicant: 现代自动车株式会社
IPC: H01L29/872 , H01L29/06 , H01L21/329
CPC classification number: H01L29/872 , H01L29/0619 , H01L29/0661 , H01L29/1608 , H01L29/6606 , H01L29/66143
Abstract: 本发明提供了一种肖特基势垒二极管和制造肖特基势垒二极管的方法。二极管包括设置在n+型碳化硅衬底的第一表面上并且具有上表面、下表面、以及连接上表面和下表面的倾斜面的n-型外延层。p区设置在n-型外延层的倾斜面上并且肖特基电极设置在n-型外延层的上表面和p区上。此外,欧姆电极设置在n+型碳化硅衬底的第二表面上。
-
公开(公告)号:CN103915497A
公开(公告)日:2014-07-09
申请号:CN201310593999.0
申请日:2013-11-21
Applicant: 现代自动车株式会社
IPC: H01L29/78 , H01L29/10 , H01L21/336
CPC classification number: H01L29/66666 , H01L29/0688 , H01L29/1608 , H01L29/41766 , H01L29/42312 , H01L29/42316 , H01L29/4232 , H01L29/4236 , H01L29/66068 , H01L29/66734 , H01L29/66787 , H01L29/66795 , H01L29/7802 , H01L29/7813 , H01L29/7834 , H01L29/1037 , H01L29/78 , H01L29/7827
Abstract: 本发明涉及一种包括碳化硅(SiC)的半导体器件及其制造方法。本发明利用沟槽栅极来增加碳化硅MOSFET中的沟道的宽度。与传统技术相比,根据本发明的示例实施例,可以通过在沟槽的两侧上形成多个延伸到p型外延层的突起来增加沟道的宽度。
-
公开(公告)号:CN103904131A
公开(公告)日:2014-07-02
申请号:CN201310757047.8
申请日:2013-12-12
Applicant: 现代自动车株式会社
IPC: H01L29/872 , H01L29/06 , H01L29/36 , H01L21/04
CPC classification number: H01L29/872 , H01L29/0615 , H01L29/0619 , H01L29/0804 , H01L29/1608 , H01L29/6606
Abstract: 本发明涉及—种肖特基二极管,包括:设置在n+型碳化硅衬底的第一表面的n-型外延层;设置在n-型外延层内,且设置在n+型碳化硅衬底的第一表面的第一部分上的多个n型柱区;设置在n-型外延层内,且在垂直于n型柱区的方向上延伸的p型区域;多个P+区域,n-型外延层被设置在其表面,且它们与n型柱区和p型区域分隔;设置在n-型外延层和P+区域上的肖特基电极;设置在n+型碳化硅衬底的第二表面的欧姆电极。
-
公开(公告)号:CN103904117A
公开(公告)日:2014-07-02
申请号:CN201310756195.8
申请日:2013-12-13
Applicant: 现代自动车株式会社
CPC classification number: H01L29/1608 , H01L21/0455 , H01L29/0623 , H01L29/41766 , H01L29/66068 , H01L29/7813
Abstract: 本发明提供一种半导体器件及其制造方法。根据本发明的半导体器件包括:n+型碳化硅衬底;设置在该n+型碳化硅衬底的第一表面上的第一p型柱状区和n-型外延层;依次设置在n-型外延层上的p型外延层和n+区;贯穿n+区和p型外延层且设置在n-型外延层上的沟槽;设置在该沟槽内的栅极绝缘膜;设置在该栅极绝缘膜上的栅极;设置在该栅极上的氧化膜;设置在该p型外延层、n+区和氧化膜上的源极;以及位于n+型碳化硅衬底的第二表面上的漏极,其中第一p型柱状区设置在n-型外延层内,并且第一P型柱状区设置在沟槽的下方且与沟槽间隔开。
-
公开(公告)号:CN106876390B
公开(公告)日:2021-11-16
申请号:CN201610561758.1
申请日:2016-07-15
Applicant: 现代自动车株式会社
IPC: H01L27/06 , H01L21/8222
Abstract: 本发明提供一种半导体器件。该器件包括具有设置在n+型碳化硅衬底的第一表面中的沟槽的n‑型层。n+型区和第一p型区设置在n‑型层和沟槽的侧面处。多个第二p型区设置在n‑型层处并与第一p型区隔开。栅极包括分别设置在沟槽处的第一栅极和从第一栅极延伸的多个第二栅极。源极设置在栅极上并与其绝缘。漏极设置在n+型碳化硅衬底的第二表面上。源极接触彼此隔开的多个第二p型区,在第二p型区中设置有n‑型层。
-
公开(公告)号:CN107579121B
公开(公告)日:2021-05-28
申请号:CN201611149881.9
申请日:2016-12-13
Applicant: 现代自动车株式会社
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本公开提供了肖特基势垒二极管及其制造方法。根据本公开示范性实施方式的肖特基势垒二极管包括:设置在n+型碳化硅基底的第一表面上的n‑型层;设置在n‑型层上的p+型区域和p型区域,p+型区域和p型区域相互分离;设置在n‑型层、p+型区域和p型区域上的阳极;以及设置在n+型碳化硅基底的第二表面上的阴极,其中p型区域有多个,在平面上具有六角形形状,并且以矩阵形状设置,以及设置在p+型区域和p型区域之间的n‑型层在平面上具有六角形形状而且围绕p型区域。
-
公开(公告)号:CN107026203B
公开(公告)日:2021-05-04
申请号:CN201610983600.3
申请日:2016-11-09
Applicant: 现代自动车株式会社
Abstract: 本公开涉及半导体器件及其制造方法。一种半导体器件包括:第一n‑型层和第二n‑型层,顺次布置在n+型碳化硅基板的第一表面上;第一沟槽和第二沟槽,布置在第二n‑型层处并且彼此分隔开;p型区域,围绕第一沟槽的侧表面和下表面;n+型区域,布置在p型区域和第二n‑型层上;栅极绝缘层,布置在第二沟槽中;栅电极,布置在栅极绝缘层上;氧化层,布置在栅电极上;源电极,布置在氧化层和n+型区域上且布置在第一沟槽中;以及漏极,布置在n+型碳化硅基板的第二表面处。
-
公开(公告)号:CN110444605A
公开(公告)日:2019-11-12
申请号:CN201811320109.8
申请日:2018-11-07
IPC: H01L29/872 , H01L21/04
Abstract: 本发明涉及半导体装置及其制造方法。一种半导体装置可以包括设置在衬底的第一表面处的n-型层;设置在n-型层顶部处的p-型区域和p+型区域;设置在p-型区域和p+型区域上的第一电极;以及设置在衬底的第二表面处的第二电极,其中,第一电极包括设置在p-型区域上的第一金属层和设置在第一金属层上的第二金属层,并且所述第一金属层与p-型区域连续接触。
-
公开(公告)号:CN103872147B
公开(公告)日:2018-05-11
申请号:CN201310661032.1
申请日:2013-12-09
Applicant: 现代自动车株式会社
IPC: H01L29/872 , H01L29/06 , H01L21/329
CPC classification number: H01L29/872 , H01L29/1608 , H01L29/66143 , H01L29/8611
Abstract: 本发明涉及一种肖特基势垒二极管及其制造方法,该肖特基势垒二极管包括n‑型外延层,设置在n+型碳化硅基板的第一表面,多个n型支柱区域,设置在n+型碳化硅基板的第一表面的第一部分的n‑型外延层中,多个p+区域,设置在n‑型外延层的表面且与n型支柱区域分离,肖特基电极,设置在n‑型外延层和p+区域上,以及欧姆电极,设置在n+型碳化硅基板的第二表面。n型支柱区域的掺杂密度大于n‑型外延层的掺杂密度。
-
-
-
-
-
-
-
-
-