公开(公告)号：CN114944342A

公开(公告)日：2022-08-26

申请号：CN202210856839.X

申请日：2022-07-21

Applicant: 湖北三维半导体集成创新中心有限责任公司 ,  湖北江城实验室

Inventor： 刘天建 ,  田应超 ,  曹瑞霞 ,  王逸群 ,  刘淑娟

IPC: H01L21/60 ,  H01L21/66 ,  H01L23/485

Abstract: 本公开实施例提供一种键合补偿方法及装置、芯片再布线方法、键合结构。所述补偿方法包括：提供至少一个底部芯片，所述底部芯片上键合有多个顶部芯片；获取各个所述顶部芯片的实际键合位置相对于所述底部芯片的偏移量和各个所述顶部芯片上的待形成再布线层的设置位置相对于所述底部芯片的预设误差精度；构建包含预补偿参数的所述待形成再布线层的设置位置相对于各个所述顶部芯片的补偿量，以所述预设误差精度作为边界条件，计算得到所述预补偿参数；其中，所述预补偿参数为所述待形成再布线层的设置位置相对于所述底部芯片的补偿参数。

公开(公告)号：CN116072607A

公开(公告)日：2023-05-05

申请号：CN202310210873.4

申请日：2023-03-07

Applicant: 湖北江城实验室

Inventor： 夏凯睿 ,  王逸群 ,  谢冬 ,  汪松

IPC: H01L21/768 ,  H01L25/065

Abstract: 本公开实施例提供一种封装结构及其形成方法、电子设备。所述形成方法，包括：提供第一晶圆，具有相对的第一面和第二面；在所述第一晶圆中形成第一导电盲孔结构，从所述第一面显露；在所述第一面键合包括第二晶圆在内的至少一个晶圆，所述第二晶圆具有朝向所述第一面的第三面和与所述第三面相对的第四面、且包括第二导电盲孔结构；对所述第一晶圆的第二面、所述第二晶圆的第四面分别进行刻蚀，以形成第一导电通孔结构、和第二导电通孔结构；所述第一导电通孔结构与所述第二导电通孔结构构成贯穿所述第一晶圆和所述第二晶圆的母通孔结构；在所述第一晶圆的第二面、所述第二晶圆的第四面分别形成导电走线层，用于电连接所述母通孔结构。

公开(公告)号：CN114678282A

公开(公告)日：2022-06-28

申请号：CN202210586382.5

申请日：2022-05-27

Applicant: 湖北三维半导体集成创新中心有限责任公司 ,  湖北江城实验室

Inventor： 田应超 ,  刘天建 ,  宋林杰 ,  王逸群 ,  任小宁

IPC: H01L21/60 ,  H01L21/68 ,  H01L23/498

Abstract: 本申请实施例提供一种键合补偿方法及装置、芯片再布线方法、键合结构。所述补偿方法包括：提供至少一个晶圆，所述晶圆上键合有多个芯片；根据所述晶圆上各个所述芯片的实际键合位置和预定键合位置，确定各个所述芯片的目标位置；其中，各个所述芯片的所述目标位置与所述预定键合位置之间的偏移参数相同；针对所述晶圆上的每个所述芯片：根据所述实际键合位置和所述目标位置，确定所述芯片上待形成的至少一层第一再布线层的设置位置；其中，所述至少一层第一再布线层中的顶层第一再布线层的设置位置与所述目标位置相同。