-
公开(公告)号：CN113054016B
公开(公告)日：2023-04-07
申请号：CN201911370082.8
申请日：2019-12-26
申请人： 株洲中车时代半导体有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L27/088
摘要： 本发明公开了一种碳化硅MOSFET器件的元胞结构，包括：位于衬底层上的漂移区，位于漂移区内的第二导电类型阱区和第一JFET区，位于阱区表面内的增强区，位于第一导电类型增强区、阱区以及第一JFET区上且与它们同时接触的栅极绝缘层及其之上的栅极，位于增强区上的源极金属，位于第二电类型增强区和漂移区上的肖特基金属，位于肖特基金属之间漂移区表面的第二JFET区，以及漏极金属。本发明通过在碳化硅MOSFET元胞结构内集成SBD，抑制了体二极管的开启，提高了器件可靠性，通过SBD集成于MOSFET元胞结构的第二导电类型增强区之间，增加了芯片整体功率密度，且肖特基金属与第二JFET区进行间隔设置，实现了导通电阻和漏电流较好的折中关系。
-
公开(公告)号：CN111128717B
公开(公告)日：2022-10-04
申请号：CN201811273390.4
申请日：2018-10-30
申请人： 株洲中车时代半导体有限公司
IPC分类号： H01L21/308 , H01L29/06 , H01L29/16 , H01L29/423 , H01L21/336 , H01L29/78
摘要： 本发明公开了一种碳化硅沟槽结构的制造方法，包括如下步骤，在碳化硅晶圆表面上生长第一刻蚀掩膜层；在碳化硅晶圆待制作沟槽区域的上方形成光刻胶；生长覆盖第一刻蚀掩膜层和光刻胶的第二刻蚀掩膜层；去除位于光刻胶上的部分第二刻蚀掩膜层和光刻胶，并形成第二刻蚀掩膜层的沟槽刻蚀窗口；利用带有沟槽刻蚀窗口的第二刻蚀掩膜层对第一刻蚀掩膜层进行刻蚀，形成第一刻蚀掩膜层的沟槽刻蚀窗口；分别以带有沟槽刻蚀窗口的第一、二刻蚀掩膜层为掩膜进行初步刻蚀和二次刻蚀，以形成目标沟槽。本发明实现了高深宽比、侧壁垂直且底部圆滑的碳化硅沟槽结构的制造，同时还实现了高速率刻蚀。
-
公开(公告)号：CN114613674A
公开(公告)日：2022-06-10
申请号：CN202011419917.7
申请日：2020-12-07
申请人： 株洲中车时代半导体有限公司
IPC分类号： H01L21/336 , H01L29/10 , H01L29/78
摘要： 本发明提供了一种碳化硅MOSFET器件的制备方法，包括步骤1，在n+碳化硅衬底上生长n‑外延层；步骤2，生长p阱外延层；步骤3，生长p+外延层；步骤4，生长p‑外延层；步骤5，形成JFET区n+注入层；步骤6，形成JFET区n‑注入层；步骤7，形成源极n+接触层；步骤8，形成源极p++接触层；步骤9，在高温激活炉中退火；步骤10，在高温氧化炉中干氧热氧化生长栅氧化层；步骤11，在二氧化硅栅介质上淀积多晶硅，形成栅电极；步骤12，在源区N+接触、P++接触和n+碳化硅衬底背面淀积金属，退火后形成欧姆接触，形成源电极和漏电极；本发明提供的碳化硅MOSFET器件的制备方法能减小注入引起沟道电子迁移率降低负面影响，降低器件的导通电阻，提升电流输出能力。
-
公开(公告)号：CN114203542A
公开(公告)日：2022-03-18
申请号：CN202010875112.7
申请日：2020-08-27
申请人： 株洲中车时代半导体有限公司
IPC分类号： H01L21/304 , H01L21/02 , B24B37/04
摘要： 本发明提供了一种晶圆表面的处理方法，通过在所述晶圆表面进行减薄工艺处理期间，先采用第一类研磨工艺进行研磨，使得所述第二区域的减薄厚度大于所述第一区域的减薄厚度，然后采用第二类研磨工艺仅对所述第一区域进行研磨，从而对所述第二表面进行了区域选择性应力释放，使所述第二表面的应力分布得到互补，进而显著性改善SiC晶圆减薄后的翘曲度，减小翘曲度对后续工艺的影响。
-
公开(公告)号：CN113130665A
公开(公告)日：2021-07-16
申请号：CN201911395653.3
申请日：2019-12-30
申请人： 株洲中车时代半导体有限公司
IPC分类号： H01L29/872 , H01L29/06
摘要： 本发明公开了一种碳化硅肖特基二极管芯片的元胞结构，包括：位于衬底之上的漂移区，漂移区表面向下设置有邻接的阱区和JFET区，位于阱区之上与阱区形成欧姆接触的欧姆金属，位于JFET区之上的鳍式结构，设置于所述鳍式结构表面并与所述鳍式结构形成肖特基接触的肖特基金属，以及位于衬底之下的阴极。本发明通过将传统平面JBS结构肖特基二极管有源区的肖特基平面接触改为三维立体结构接触，增加了肖特基接触的面积，扩大了导通电流的路径，降低了芯片的导通电阻，同时有效解决了传统平面JBS结构中反向偏置下肖特基接触中央位置电场集中效应，降低了在反向阻断工况时肖特基接触中心位置的电场强度，保持或降低了反偏时的漏电几率。
-
公开(公告)号：CN113035705A
公开(公告)日：2021-06-25
申请号：CN201911357619.7
申请日：2019-12-25
申请人： 株洲中车时代半导体有限公司
IPC分类号： H01L21/3065 , H01L21/04 , H01L21/67
摘要： 本发明公开了一种改善碳化硅晶圆翘曲度的方法，通过在碳化硅晶圆背面进行干法刻蚀改善碳化硅晶圆翘曲度。所述方法包括如下步骤：S1.在碳化硅晶圆的正面进行离子注入；S2.在步骤S1得到的碳化硅晶圆的背面进行干法刻蚀；S3.将步骤S2得到的晶圆的正面进行后续光刻工艺。本发明通过在碳化硅晶圆背面进行干法刻蚀，补偿因离子注入等工艺引起的翘曲度增大，改善碳化硅晶圆的翘曲度，满足光刻对准工艺对翘曲度的严格要求以及降低半导体设备自动搬运晶圆过程中掉片、碎片等风险。
-
公开(公告)号：CN112993009A
公开(公告)日：2021-06-18
申请号：CN201911302916.1
申请日：2019-12-17
申请人： 株洲中车时代半导体有限公司
摘要： 本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。
-
公开(公告)号：CN107785270B
公开(公告)日：2021-05-07
申请号：CN201610786019.2
申请日：2016-08-31
申请人： 株洲中车时代半导体有限公司
IPC分类号： H01L21/336 , H01L21/223
摘要： 本发明提供了一种MOSFET器件氮化方法，包括使用含氮气气体对所述MOSFET器件进行氮化处理，优选所述氮化处理在1200‑1500℃，优选1250‑1450℃的温度下进行。根据本发明提供的功率器件氮化方法，通过在器件的氧化过程和/或氧化后在高温下采用氮气进行氮化，简化了氮化钝化气体体系，避免栅介质可靠性和击穿电场强度的降低，避免了氮化气体产生的潜在毒性和毒气泄漏风险，简化了尾气处理系统。
-
公开(公告)号：CN111986991A
公开(公告)日：2020-11-24
申请号：CN202010838550.6
申请日：2020-08-19
申请人： 株洲中车时代半导体有限公司
IPC分类号： H01L21/04 , H01L21/033 , H01L29/78 , H01L29/06
摘要： 本公开提供一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件，所述碳化硅器件的制备方法包括：通过湿法刻蚀工艺和化学机械平坦化在漂移层上的氧化层上于所述屏蔽区的对应位置处形成第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；通过所述第三刻蚀窗口，采用干法刻蚀的工艺在漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽，所述屏蔽区的剩余部分位于所述沟槽下方；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；在沟槽的侧壁和底部形成与漂移层形成肖特基接触的肖特基金属层。这种方法实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。
-
公开(公告)号：CN112216605B
公开(公告)日：2024-09-10
申请号：CN201910616287.3
申请日：2019-07-09
申请人： 株洲中车时代半导体有限公司
IPC分类号： H01L21/3065 , H01L21/331 , H01L21/336 , H01L29/739 , H01L29/78
摘要： 本发明提供了一种碳化硅沟槽，其具有侧壁陡直和底部圆滑的沟槽结构。本发明还提供了一种碳化硅沟槽的制备方法。本发明提供的侧壁陡直、底部圆滑的碳化硅沟槽既能够提升器件性能和可靠性，又可以为后续沟槽内的生长及填充工艺带来便捷。本发明提供的方法可以制备得到具有侧壁陡直和底部圆滑的沟槽结构，工艺步骤简单，能够极大地提高工艺效率和节约成本。
-
-
-
-
-
-
-
-
-
搜索结果
66 条记录 (耗时 0.043 秒)
