-
公开(公告)号:CN107004725A
公开(公告)日:2017-08-01
申请号:CN201580068085.X
申请日:2015-10-19
IPC: H01L29/872 , H01L21/329 , H01L29/06 , H01L29/47
CPC classification number: H01L29/0623 , H01L21/0465 , H01L21/761 , H01L29/0619 , H01L29/0692 , H01L29/1608 , H01L29/6606 , H01L29/872
Abstract: SBD具备与阳极电极接触的p型接触区和与阳极电极肖特基接触的n型漂移区。p型接触区具备:第一p型区域,其具有角部;第二p型区域,其与角部连接;边缘填充部,其被配置在第一p型区域与第二p型区域的连接部处。在将第一p型区域的轮廓的向连接部侧延长的延长线设为第一延长线,并将第二p型区域的轮廓的向所述连接部侧延长的延长线设为第二延长线时,第一延长线与第二延长线以锐角交叉。边缘填充部填充被形成在第一延长线与第二延长线之间的锐角边缘。
-
公开(公告)号:CN110050349A
公开(公告)日:2019-07-23
申请号:CN201780075779.5
申请日:2017-12-12
Abstract: 在保护环部中,通过在n-型漂移层(2)的表层部形成电场缓和用的电场缓和层(40),从而抑制电场进入p型保护环(21)之间。由此,电场集中得到缓和,由电场集中引起的层间绝缘膜(10)的击穿得到抑制,能够抑制耐压下降。因此,能够制成可得到所期望的耐压的SiC半导体装置。
-
公开(公告)号:CN102376709B
公开(公告)日:2015-04-01
申请号:CN201110241326.X
申请日:2011-08-17
IPC: H01L27/06 , H01L29/06 , H01L29/10 , H01L29/861 , H01L29/739
CPC classification number: H01L29/1095 , H01L29/0696 , H01L29/407 , H01L29/7397 , H01L29/8613
Abstract: 在一种半导体器件中,IGBT单元(10)包括穿过半导体衬底(32)的基底层(31)到达半导体衬底(32)的漂移层(30)的沟槽(35),沟槽(35)内表面上的栅极绝缘膜(36),栅极绝缘膜(36)上的栅极电极(37a),基底层(31)表面部分中的第一导电类型的发射极区(38),以及基底层(31)表面部分中第二导电类型的第一接触区(39)。IGBT单元还包括设置于基底层(31)之内的第一导电类型的浮置层(40),以将基底层(31)分成包括发射极区(38)和第一接触区(39)的第一部分以及与漂移层(30)相邻的第二部分,以及被设置成覆盖栅极电极(37a)的末端的层间绝缘膜(41)。二极管单元(20)包括基底层(31)的表面部分中的第二导电类型的第二接触区(42)。
-
公开(公告)号:CN110622320A
公开(公告)日:2019-12-27
申请号:CN201880019440.8
申请日:2018-01-26
IPC: H01L29/78 , H01L21/336 , H01L29/12 , H01L29/861 , H01L29/868
Abstract: 半导体装置具备:半导体基板,具有上表面和下表面;上表面电极,设置在半导体基板的上表面;及下表面电极,设置在半导体基板的下表面。在俯视观察时,半导体基板具有包含半导体基板的中心的第一范围和位于第一范围与半导体基板的外周缘之间的第二范围。在第一范围和第二范围分别设置内置有体二极管的MOSFET结构。MOSFET结构在第一范围与第二范围之间互不相同,以使相对于相同电流密度的体二极管的正向电压在第一范围中比在第二范围中高。
-
公开(公告)号:CN107004725B
公开(公告)日:2019-07-05
申请号:CN201580068085.X
申请日:2015-10-19
IPC: H01L29/872 , H01L21/329 , H01L29/06 , H01L29/47
CPC classification number: H01L29/0623 , H01L21/0465 , H01L21/761 , H01L29/0619 , H01L29/0692 , H01L29/1608 , H01L29/6606 , H01L29/872
Abstract: SBD具备与阳极电极接触的p型接触区和与阳极电极肖特基接触的n型漂移区。p型接触区具备:第一p型区域,其具有角部;第二p型区域,其与角部连接;边缘填充部,其被配置在第一p型区域与第二p型区域的连接部处。在将第一p型区域的轮廓的向连接部侧延长的延长线设为第一延长线,并将第二p型区域的轮廓的向所述连接部侧延长的延长线设为第二延长线时,第一延长线与第二延长线以锐角交叉。边缘填充部填充被形成在第一延长线与第二延长线之间的锐角边缘。
-
公开(公告)号:CN110050349B
公开(公告)日:2022-05-10
申请号:CN201780075779.5
申请日:2017-12-12
Abstract: 在保护环部中,通过在n‑型漂移层(2)的表层部形成电场缓和用的电场缓和层(40),从而抑制电场进入p型保护环(21)之间。由此,电场集中得到缓和,由电场集中引起的层间绝缘膜(10)的击穿得到抑制,能够抑制耐压下降。因此,能够制成可得到所期望的耐压的SiC半导体装置。
-
公开(公告)号:CN110622320B
公开(公告)日:2023-08-08
申请号:CN201880019440.8
申请日:2018-01-26
IPC: H01L29/78 , H01L21/336 , H01L29/12 , H01L29/861 , H01L29/868
Abstract: 半导体装置具备:半导体基板,具有上表面和下表面;上表面电极,设置在半导体基板的上表面;及下表面电极,设置在半导体基板的下表面。在俯视观察时,半导体基板具有包含半导体基板的中心的第一范围和位于第一范围与半导体基板的外周缘之间的第二范围。在第一范围和第二范围分别设置内置有体二极管的MOSFET结构。MOSFET结构在第一范围与第二范围之间互不相同,以使相对于相同电流密度的体二极管的正向电压在第一范围中比在第二范围中高。
-
公开(公告)号:CN106057912A
公开(公告)日:2016-10-26
申请号:CN201610211107.X
申请日:2016-04-06
IPC: H01L29/861 , H01L21/329 , H01L29/06
CPC classification number: H01L21/26513 , H01L29/0619 , H01L29/0692 , H01L29/1608 , H01L29/6606 , H01L29/872 , H01L29/861 , H01L29/0607 , H01L29/0611 , H01L29/6609
Abstract: 本发明提供一种二极管以及二极管的制造方法,该二极管使具有p型接触区和n型接触区的二极管的耐压提高。二极管具有:多个p型接触区,它们与阳极电极接触;n型接触区,其在相邻的两个p型接触区之间与阳极电极接触;阴极区,其被配置于p型接触区与n型接触区的背面侧,且与阴极电极接触。p型接触区具有:第一区域,其与阳极电极接触;第二区域,其被配置于第一区域的背面侧,并具有与第一区域的p型杂质浓度相比较低的p型杂质浓度;第三区域,其被配置于第二区域的背面侧,并具有与第二区域的p型杂质浓度相比较低的p型杂质浓度。所述第二区域的厚度与所述第一区域的厚度相比较厚。
-
公开(公告)号:CN102376709A
公开(公告)日:2012-03-14
申请号:CN201110241326.X
申请日:2011-08-17
IPC: H01L27/06 , H01L29/06 , H01L29/10 , H01L29/861 , H01L29/739
CPC classification number: H01L29/1095 , H01L29/0696 , H01L29/407 , H01L29/7397 , H01L29/8613
Abstract: 在一种半导体器件中,IGBT单元(10)包括穿过半导体衬底(32)的基底层(31)到达半导体衬底(32)的漂移层(30)的沟槽(35),沟槽(35)内表面上的栅极绝缘膜(36),栅极绝缘膜(36)上的栅极电极(37a),基底层(31)表面部分中的第一导电类型的发射极区(38),以及基底层(31)表面部分中第二导电类型的第一接触区(39)。IGBT单元还包括设置于基底层(31)之内的第一导电类型的浮置层(40),以将基底层(31)分成包括发射极区(38)和第一接触区(39)的第一部分以及与漂移层(30)相邻的第二部分,以及被设置成覆盖栅极电极(37a)的末端的层间绝缘膜(41)。二极管单元(20)包括基底层(31)的表面部分中的第二导电类型的第二接触区(42)。
-
公开(公告)号:CN111952148A
公开(公告)日:2020-11-17
申请号:CN202010409492.5
申请日:2020-05-14
Applicant: 丰田自动车株式会社 , 国立大学法人京都工芸纤维大学
IPC: H01L21/02 , H01L21/463 , C30B25/20 , C30B29/16
Abstract: 本发明的课题是,在以晶体层为基底使与该晶体层不同的半导体层生长的情况下,形成晶体缺陷密度较低的半导体层。本发明提供一种半导体层的生长方法,其具有下述工序:在表面有晶体层露出的基板的所述表面,使材料和晶体结构的至少其中一者与所述晶体层不同的第一半导体层生长的工序;将所述第一半导体层以从其表面贯穿至其背面的方式进行切割的工序;以及在所述第一半导体层的切割面,使材料及晶体结构与所述第一半导体层相同的第二半导体层生长的工序。
-
-
-
-
-
-
-
-
-