碳化硅半导体装置
    11.
    发明公开

    公开(公告)号:CN110226235A

    公开(公告)日:2019-09-10

    申请号:CN201880008427.2

    申请日:2018-01-17

    Abstract: 具备元件分离层(14)以将主单元区域(Rm)与感测单元区域(Rs)之间电分离,在元件分离层(14)的底部具备电场缓和层(15)以缓和电场集中。此外,将电场缓和层(15)以直线状构成,将相邻的电场缓和层(15)以与相邻的p型深层(5)的间隔(Wd)相同的间隔形成,抑制电场的进入。进而,在从主单元区域(Rm)侧突出的电场缓和层(15)与从感测单元区域(Rs)侧突出的电场缓和层(15)之间,也使两者的间隔(Wp)为相邻的p型深层(5)的间隔(Wd)以下,抑制电场的进入。

    碳化硅半导体装置及其制造方法

    公开(公告)号:CN1790735A

    公开(公告)日:2006-06-21

    申请号:CN200510116265.9

    申请日:2005-11-04

    Abstract: 本发明公开了一种碳化硅半导体装置,包括:具有碳化硅基片(1,61)、第一半导体层(2)、第二半导体层(3)和第三半导体层(4)的半导体基片;贯穿第二和第三半导体层(3,4)并到达第一半导体层(2)的沟槽(5);位于沟槽(5)侧壁和底部上的沟道层(6);沟道层(6)上的氧化物膜(8);氧化物膜(8)上的栅极(9);与第三半导体层(4)相连的第一电极(14);与碳化硅基片(1,61)相连的第二电极(19)。第一半导体层(2)和第二半导体层(3)间的边界位置低于氧化物膜(8)的最低位置。

    半导体制造装置
    16.
    发明授权

    公开(公告)号:CN113302719B

    公开(公告)日:2024-01-02

    申请号:CN201980088935.0

    申请日:2019-12-18

    Abstract: 半导体制造装置具有:薄膜形成部(10),具有腔室(11),该腔室具备设置基板(17)的设置台之上生长的供给气体;以及供给气体单元(20,30),向腔室内导入供给气体。供给气体单元具有:供给配管(100a~100e,110a~110c),供给来自气体导入源(21a~21e,31a~31c)的气体;原料用的流量控制器(22a~22e,32a~32c);集合配管(101,111),在比流量控制器靠下游侧生成混合气体;分配配管(102a~102e,112a~112c),连接到集合配管的下游侧;压力控制器(24,34),调整混合气体压力;以及分配用的流量控制器(23a,23b,33a,33b),控制混合气体的流量。(13)并将基板加热、并且导入使薄膜(18)在基板

    半导体装置及其制造方法
    18.
    发明授权

    公开(公告)号:CN114072922B

    公开(公告)日:2023-08-15

    申请号:CN202080049387.3

    申请日:2020-03-24

    Abstract: 半导体装置(1)的半导体衬底(10)的终端区域(102)具有p型的多个保护环(16)和多个第1扩散区域(17)。在对上述半导体衬底进行平面观察时,与上述多个保护环的1个对应而配置有上述多个第1扩散区域的1个。在对上述半导体衬底进行平面观察时,上述多个保护环分别位于对应的上述第1扩散区域内。上述多个保护环各自的宽度比对应的上述第1扩散区域的宽度小。

    碳化硅半导体装置
    19.
    发明授权

    公开(公告)号:CN110226235B

    公开(公告)日:2022-05-03

    申请号:CN201880008427.2

    申请日:2018-01-17

    Abstract: 具备元件分离层(14)以将主单元区域(Rm)与感测单元区域(Rs)之间电分离,在元件分离层(14)的底部具备电场缓和层(15)以缓和电场集中。此外,将电场缓和层(15)以直线状构成,将相邻的电场缓和层(15)以与相邻的p型深层(5)的间隔(Wd)相同的间隔形成,抑制电场的进入。进而,在从主单元区域(Rm)侧突出的电场缓和层(15)与从感测单元区域(Rs)侧突出的电场缓和层(15)之间,也使两者的间隔(Wp)为相邻的p型深层(5)的间隔(Wd)以下,抑制电场的进入。

    半导体装置及其制造方法
    20.
    发明公开

    公开(公告)号:CN114072922A

    公开(公告)日:2022-02-18

    申请号:CN202080049387.3

    申请日:2020-03-24

    Abstract: 半导体装置的半导体衬底的终端区域具有p型的多个保护环和多个第1扩散区域。在对上述半导体衬底进行平面观察时,与上述多个保护环的1个对应而配置有上述多个第1扩散区域的1个。在对上述半导体衬底进行平面观察时,上述多个保护环分别位于对应的上述第1扩散区域内。上述多个保护环各自的宽度比对应的上述第1扩散区域的宽度小。

Patent Agency Ranking