公开(公告)号：CN103400843A

公开(公告)日：2013-11-20

申请号：CN201310349668.2

申请日：2007-04-27

Applicant: 株式会社半导体能源研究所

Inventor： 磯部敦生 ,  高野圭恵 ,  荒井康行 ,  寺澤郁子

IPC: H01L27/115 ,  H01L27/12

CPC classification number: H01L27/12 ,  H01L21/84 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524

Abstract: 本发明的目的在于减少半导体膜的沟道形成区域的端部的特性对于晶体管的特性造成的影响。在本发明提供了一种半导体器件，包括：形成在衬底上的半导体膜，形成在半导体膜上的第一绝缘膜，形成在第一绝缘膜上的电荷累积层，形成在电荷累积层上的第三绝缘膜，和形成在第三绝缘膜上的导电膜，其中，半导体膜包括包含In、Ga和Zn的化合物半导体。

公开(公告)号：CN101064348B

公开(公告)日：2013-09-11

申请号：CN200710102497.8

申请日：2007-04-27

Applicant: 株式会社半导体能源研究所

Inventor： 磯部敦生 ,  高野圭恵 ,  荒井康行 ,  寺澤郁子

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/336 ,  H01L21/84

CPC classification number: H01L27/12 ,  H01L21/84 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524

Abstract: 本发明的目的在于减少半导体膜的沟道形成区域的端部的特性对于晶体管的特性造成的影响。在本发明中，在衬底上形成按顺序层叠了半导体膜、栅极绝缘膜和第一导电膜的叠层体；通过选择性地除去叠层体来形成设置为岛状的多个叠层体；覆盖设置为岛状的叠层体地形成绝缘膜；使与第一导电膜的表面的高度共同延伸地除去绝缘膜的一部分，以使第一导电膜的表面露出；在第一导电膜上及残留下的第一绝缘膜上形成第二导电膜；以及在第二导电膜上形成抗蚀剂，并且以该抗蚀剂作为掩模、选择性地除去第一导电膜及第二导电膜。

公开(公告)号：CN1770474B

公开(公告)日：2011-12-14

申请号：CN200510079030.7

申请日：2005-06-14

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  磯部敦生 ,  山口哲司 ,  鄉戶宏充

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L27/127 ,  H01L27/1214 ,  H01L27/1285 ,  H01L27/1288 ,  H01L27/13 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/78621 ,  H01L29/78624

Abstract: 本发明的目的在于不用复杂的工艺、装置就能制造具有所要求特性的薄膜晶体管。其目的还在于，通过对薄膜晶体管的特性进行精密、自由的控制，提供一种能以低成本高合格率来制造可靠性高电特性好的半导体器件的技术。本发明在薄膜晶体管上，在被栅极电极层覆盖的半导体层的源极区域一侧或漏极区域一侧中的一侧制作低浓度的掺杂区域。低浓度掺杂区域是通过将栅极电极层作为掩模，对着半导体层表面斜着进行掺杂而形成的。因而，能精细地控制薄膜晶体管的特性。

公开(公告)号：CN101232047B

公开(公告)日：2011-06-29

申请号：CN200810008905.8

申请日：2008-01-25

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  磯部敦生 ,  乡户宏充

IPC: H01L29/786 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/78621 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66757 ,  H01L29/78618 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种提高了工作特性及可靠性的具有新颖结构的半导体器件及其制造方法。本发明的半导体器件包括设置在衬底之上且包括设置在一对杂质区域之间的沟道形成区域的岛状半导体层、与半导体层的侧面接触而设置的第一绝缘层、设置在沟道形成区域且以横穿半导体层的方式设置的栅电极、以及设置在沟道形成区域及栅电极之间的第二绝缘层。半导体层被局部薄膜化，在被薄膜化的区域设置有沟道形成区域，并且第二绝缘层至少覆盖第一绝缘层，该第一绝缘层设置在重叠于栅电极的区域的半导体层的侧面。

公开(公告)号：CN101431082A

公开(公告)日：2009-05-13

申请号：CN200810184314.6

申请日：2005-06-14

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  磯部敦生 ,  山口哲司 ,  鄉戶宏充

IPC: H01L27/12 ,  H01L29/786 ,  H01L29/45 ,  H01L21/84 ,  H01L21/336 ,  H01L21/20

CPC classification number: H01L27/127 ,  H01L27/1214 ,  H01L27/1285 ,  H01L27/1288 ,  H01L27/13 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/78621 ,  H01L29/78624

Abstract: 本发明的目的在于不用复杂的工艺、器件就能制造具有所要求特性的薄膜晶体管。其目的还在于，通过对薄膜晶体管的特性进行精密、自由的控制，提供一种能以低成本高合格率来制造可靠性高电特性好的半导体器件的技术。本发明的薄膜晶体管，在被栅极电极层覆盖的半导体层的源极区域侧或漏极区域侧制作低浓度的掺杂区域。低浓度掺杂区域是通过将栅极电极层作为掩膜，对着半导体层表面斜着进行掺杂而形成的。因而，能进行薄膜晶体管的精细特性的控制。

公开(公告)号：CN101064348A

公开(公告)日：2007-10-31

申请号：CN200710102497.8

申请日：2007-04-27

Applicant: 株式会社半导体能源研究所

Inventor： 磯部敦生 ,  高野圭恵 ,  荒井康行 ,  寺澤郁子

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/336 ,  H01L21/84

CPC classification number: H01L27/12 ,  H01L21/84 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524

Abstract: 本发明的目的在于减少半导体膜的沟道形成区域的端部的特性对于晶体管的特性造成的影响。在本发明中，在衬底上形成按顺序层叠了半导体膜、栅极绝缘膜和第一导电膜的叠层体；通过选择性地除去叠层体来形成设置为岛状的多个叠层体；覆盖设置为岛状的叠层体地形成绝缘膜；使与第一导电膜的表面的高度共同延伸地除去绝缘膜的一部分，以使第一导电膜的表面露出；在第一导电膜上及残留下的第一绝缘膜上形成第二导电膜；以及在第二导电膜上形成抗蚀剂，并且以该抗蚀剂作为掩模、选择性地除去第一导电膜及第二导电膜。

公开(公告)号：CN1770474A

公开(公告)日：2006-05-10

申请号：CN200510079030.7

申请日：2005-06-14

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  磯部敦生 ,  山口哲司 ,  鄉戶宏充

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L27/127 ,  H01L27/1214 ,  H01L27/1285 ,  H01L27/1288 ,  H01L27/13 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/78621 ,  H01L29/78624

Abstract: 本发明的目的在于不用复杂的工艺、装置就能制造具有所要求特性的薄膜晶体管。其目的还在于，通过对薄膜晶体管的特性进行精密、自由的控制，提供一种能以低成本高合格率来制造可靠性高电特性好的半导体器件的技术。本发明在薄膜晶体管上，在被栅极电极层覆盖的半导体层的源极区域一侧或漏极区域一侧中的一侧制作低浓度的掺杂区域。低浓度掺杂区域是通过将栅极电极层作为掩模，对着半导体层表面斜着进行掺杂而形成的。因而，能精细地控制薄膜晶体管的特性。