半导体存储装置以及存储系统

    公开(公告)号:CN105518795A

    公开(公告)日:2016-04-20

    申请号:CN201380079381.0

    申请日:2013-09-13

    Abstract: 实施方式所涉及的半导体存储装置具备第一存储单元、第二存储单元、字线以及第一位线、第二位线。第一位线、第二位线分别与第一存储单元、第二存储单元的一端电连接。在重试读取时,对字线施加读出电压,对第一位线施加第一电压,对第二位线施加第二电压,第二电压与第一电压不同。

    半导体存储装置和数据写入方法

    公开(公告)号:CN105518794A

    公开(公告)日:2016-04-20

    申请号:CN201380079357.7

    申请日:2013-09-05

    Inventor: 白川政信

    CPC classification number: G11C16/0483 G11C11/5628 G11C16/06 G11C16/3459

    Abstract: 实施方式涉及的半导体存储装置具备多个存储单元、字线、位线以及行解码器。存储单元层叠在半导体基板上。字线与存储单元的栅连接。位线与存储单元的电流路径电连接,并能够传送数据。行解码器向字线施加电压。向存储单元的数据的写入通过反复进行多次包含编程工作和验证工作的编程循环来执行。在一次编程循环中,所述行解码器对选择字线依次施加M次编程电压,接着对所述选择字线依次施加N次验证电压,其中,M为1以上的自然数,N为比M大且3以上的自然数。

    半导体存储装置
    13.
    发明授权

    公开(公告)号:CN101101792B

    公开(公告)日:2010-06-02

    申请号:CN200710127460.0

    申请日:2007-07-05

    Abstract: 半导体存储器装置,包括:可电擦写且其中设置有非易失性存储器单元的存储器单元阵列;行解码器,其配置为选择存储器单元阵列中的存储器单元,该行解码器包括标志锁存器,其中为存储器单元阵列中坏块设置坏块标志;感测放大器,其配置为感测存储器单元阵列中所选存储器单元的数据;和输出电路,其配置为输出感测放大器中的读出数据,所述输出电路包括输出数据固定电路,其配置为按照坏块标志将输出数据固定在逻辑电平。

    半导体存储装置及存储系统

    公开(公告)号:CN105938724A

    公开(公告)日:2016-09-14

    申请号:CN201610101758.3

    申请日:2016-02-24

    Abstract: 本发明的实施方式提供一种能够有效率地修复不良的半导体存储装置及存储系统。实施方式的半导体存储装置具备第1及第2区块(正常BLK及A型BLK)、以及行控制电路(120、130)。行控制电路(120、130)对第1区块以第1模式进行控制,对第2区块以第2模式进行控制。第1及第2区块分别具备第1至第3字线(WLn+1、WLn-1、WLn)。行控制电路(120、130)在第1模式下选择第3字线(WLn),将第1及第2字线这两者(WLn+1、WLn-1)设为非选择。进而,在第2模式下,选择第1及第3字线这两者(WLn和WLn+1),将第2字线(WLn-1)设为非选择。

    存储系统
    15.
    发明公开

    公开(公告)号:CN105912483A

    公开(公告)日:2016-08-31

    申请号:CN201510553494.0

    申请日:2015-09-02

    Abstract: 实施方式的存储系统包含:存储器控制器,具有第1~第n(n为2以上的自然数)的第1数据输入输出端子;第1半导体芯片,具有分别与所述第1数据输入输出端子连接的第1~第n的第2数据输入输出端子;及第2半导体芯片,具有与所述第2数据输入输出端子并联地分别与所述第1数据输入输出端子连接的第1~第n的第3数据输入输出端子;若从所述存储器控制器对所述第1半导体芯片及所述第2半导体芯片输出第1请求信号,便从所述第2数据输入输出端子的第w个端子(w为1~n的自然数)输出所述第1半导体芯片的状态信息,且从所述第3数据输入输出端子的第x个端子(x为与w不同的1~n的自然数)输出所述第2半导体芯片的状态信息。

    半导体存储装置
    16.
    发明公开

    公开(公告)号:CN105448336A

    公开(公告)日:2016-03-30

    申请号:CN201510101093.1

    申请日:2015-03-06

    Abstract: 实施方式的半导体存储装置具有第1存储单元、与所述第1存储单元相邻的第2存储单元、与所述第1存储单元结合的第1字线、及与所述第2存储单元结合的第2字线。在从所述第1存储单元读出数据时,对所述第1字线施加第1电压、及与所述第1电压不同的第2电压。在对所述第1字线施加所述第1电压的期间,施加于所述第2字线的电压变动第1次数,在对所述第1字线施加所述第2电压的期间,施加于所述第2字线的电压变动与所述第1次数不同的第2次数。

    半导体存储装置
    17.
    发明公开

    公开(公告)号:CN105448335A

    公开(公告)日:2016-03-30

    申请号:CN201510100759.1

    申请日:2015-03-06

    Inventor: 白川政信

    Abstract: 本发明的实施方式提供一种高品质半导体存储装置。实施方式的半导体存储装置包括:非易失性存储单元晶体管(MT),相对于半导体衬底沿垂直方向延伸且具备多个存储单元晶体管(MT)的多个串单元(SU),具备多个串单元(SU)的多个区块(BLK),具备多个区块的存储单元阵列(130),在同一区块(BLK)内连接于多个存储单元晶体管(MT)的栅极电极的多条字线(WL),对存储单元晶体管(MT)进行数据的编程的控制电路(122),以及设置在控制电路(122)内且存储连接于存储单元晶体管(MT)的每条字线的编程条件数据的寄存器(122c)。

    存储器系统
    20.
    发明公开

    公开(公告)号:CN105913872A

    公开(公告)日:2016-08-31

    申请号:CN201510608406.2

    申请日:2015-09-22

    Abstract: 本发明涉及一种存储器系统。根据一个实施例,所述存储器系统包括非易失性半导体存储器和存储器控制器。所述存储器控制器具有第一信号生成部分、第二信号生成部分以及第一接口部分,所述第一信号生成部分生成与用于所述非易失性半导体存储器的读取操作的读取电压相关的第一信号,所述第二信号生成部分生成指定用于纠正所述读取电压的温度的温度系数的第二信号,并且所述第一接口部分输出所述第一信号、所述第二信号以及读取命令。所述非易失性半导体存储器具有字线、包括连接到所述字线的存储器基元的存储器基元阵列以及第二接口部分,所述第二接口部分接收所述第一信号、所述第二信号以及所述读取命令。

Patent Agency Ranking