公开(公告)号：CN101546773A

公开(公告)日：2009-09-30

申请号：CN200910130661.5

申请日：2009-03-27

Applicant: 株式会社东芝

Inventor： 菊地祥子 ,  中崎靖 ,  村冈浩一

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/10

CPC classification number: H01L27/11568 ,  H01L21/28282 ,  H01L29/513 ,  H01L29/517 ,  H01L29/78

Abstract: 本发明提供一种将铝氧化物膜作为阻挡绝缘膜的高性能的MONOS型的NAND型非易失性半导体存储装置。在半导体基板中，具备串联连接的多个存储单元晶体管、和选择晶体管。存储单元晶体管具备：半导体基板上的第一绝缘膜；电荷积蓄层；作为铝氧化物的第二绝缘膜；第一控制栅电极；以及第一源/漏区域。选择晶体管具备：半导体基板上的第三绝缘膜；作为铝氧化物且含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的第四绝缘膜；第二控制栅电极(108b)；以及第二源/漏区域。

公开(公告)号：CN101540328A

公开(公告)日：2009-09-23

申请号：CN200910128789.8

申请日：2009-03-19

Applicant: 株式会社东芝

Inventor： 石原贵光 ,  村冈浩一

IPC: H01L27/115 ,  H01L29/06 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/311

CPC classification number: H01L29/7887 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11521 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/512 ,  H01L29/7881 ,  H01L29/792

Abstract: 根据本发明的一个方面，提供一种非易失性半导体存储器件，包括：半导体衬底；源区和漏区，其形成在该半导体衬底中，彼此分离并限定它们之间的沟道区；形成在沟道区上的隧道绝缘膜；形成在隧道绝缘膜上的绝缘电荷存储膜；形成在绝缘电荷存储膜上使得在沟道方向上比绝缘电荷存储膜短的导电电荷存储膜；形成在导电电荷存储膜上的层间绝缘膜；和形成在层间绝缘膜上的栅电极。

公开(公告)号：CN101515599A

公开(公告)日：2009-08-26

申请号：CN200910007879.1

申请日：2009-02-20

Applicant: 株式会社东芝

Inventor： 井野恒洋 ,  安田直树 ,  村冈浩一 ,  藤木润 ,  菊地祥子 ,  有吉惠子

IPC: H01L29/792

CPC classification number: H01L29/792 ,  H01L29/42348 ,  H01L29/513 ,  H01L29/518

Abstract: 一种半导体存储元件，包括：形成在半导体衬底上的隧道绝缘膜；形成在隧道绝缘膜上的具有Bevan簇的HfON电荷存储膜；形成在HfON电荷存储膜上的阻挡膜；和形成在阻挡膜上的栅电极。

公开(公告)号：CN101154688A

公开(公告)日：2008-04-02

申请号：CN200710162018.1

申请日：2007-09-29

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  村冈浩一

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115

CPC classification number: H01L29/4234 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/66833 ,  H01L29/792

Abstract: 以往的MONOS是在SiN中蓄积电荷的结构，但是电荷蓄积量不充分，无法取得大的阈值电压变化幅度，在向HfO2、ZrO2、TiO2中导入La系元素的技术中，难以实现基于掺杂剂的导入的电荷高密度化。一种非易失性半导体存储器，具有将介电常数比氮化硅膜充分高的Ti氧化物、Zr氧化物、Hf氧化物等金属氧化物作为母材材料，为了使其中产生电子出入成为可能的捕获能级，适量添加价数为大2价(VI价)以上的高价数物质的结构的电荷蓄积层。

公开(公告)号：CN101276843B

公开(公告)日：2010-08-04

申请号：CN200810096687.8

申请日：2008-01-24

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松下大介 ,  村冈浩一 ,  中崎靖 ,  加藤弘一

IPC: H01L29/788 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/792

Abstract: 本发明提供一种具有隧道绝缘膜的半导体存储装置及其制造方法，即使薄膜化也不会使重复进行写入/擦除时的耐性(耐久特性)恶化。该半导体存诸装置包括：半导体衬底(2)；在半导体衬底上形成的第一绝缘膜(6)，该第一绝缘膜包括具有第一氮氧化硅层(8b)、氮化硅层(8a)以及第二氮氧化硅层(8c)的叠层结构的氮氧化硅膜(8)、以及形成在所述氮氧化硅膜上的富硅氧化硅膜(10)；形成在第一绝缘膜上的电荷蓄积层(12)；形成在电荷蓄积层上的第二绝缘膜(14)；和形成在第二绝缘膜上的控制栅极(16)。

公开(公告)号：CN100565930C

公开(公告)日：2009-12-02

申请号：CN200610130951.6

申请日：2006-10-13

Applicant: 株式会社东芝

Inventor： 安田直树 ,  西川幸江 ,  村冈浩一

IPC: H01L29/788 ,  H01L29/49 ,  H01L27/115

Abstract: 本发明的非易失性半导体存储装置实现了增大存储单元的耦合比并降低漏电流。与本发明的实例有关的非易失性半导体存储装置，包括：在半导体衬底内配置的源、漏扩散层；在源、漏扩散层之间的沟道之上配置的第一绝缘膜(T-ox.)；在第一绝缘膜(T-ox.)之上配置的、含有叠置的多个第一导电层的浮置栅电极(FG)；在浮置栅电极(FG)之上配置的第二绝缘膜(IPD)；以及在第二绝缘膜(IPD)之上配置的控制栅电极(CG)。在将多个第一导电层之中的除了最上层之外的一个第一导电层作为基准层的情况下，基准层的功函数大于等于4.0eV，基准层之上的包括基准层在内的多个第一导电层的功函数φw1、φw2、…、φwn随着朝向第二绝缘膜(IPD)依次增大。

公开(公告)号：CN100550321C

公开(公告)日：2009-10-14

申请号：CN200680003756.5

申请日：2006-08-28

Applicant: 株式会社东芝

Inventor： 松下大介 ,  村冈浩一 ,  加藤弘一 ,  中崎靖 ,  三谷祐一郎

IPC: H01L21/314 ,  H01L21/318 ,  H01L21/8246 ,  H01L21/28 ,  C23C16/34

Abstract: 本发明的半导体器件的制造方法能够抑制形成绝缘膜时的缺陷的产生。具备：将半导体衬底放置在气氛中而在上述半导体衬底的表面形成氮化膜的工序，其中该气氛包含使上述半导体衬底的表面氮化的第一氮化气体、在制造中实质上不与上述半导体衬底反应的第一稀释气体，上述第一稀释气体的分压力和上述第一氮化气体的分压力的和与上述第一氮化气体的分压力的比大于等于5，并且总压力小于等于40Torr。

公开(公告)号：CN101515600A

公开(公告)日：2009-08-26

申请号：CN200910008226.5

申请日：2009-02-19

Applicant: 株式会社东芝

Inventor： 有吉惠子 ,  高岛章 ,  菊地祥子 ,  村冈浩一

IPC: H01L29/792 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L29/792 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/513

Abstract: 提供一种非易失性存储元件及其制造方法。该非易失性存储元件包括：半导体区；相互隔开地设置在所述半导体区中的源区和漏区；设置在源区与漏区之间的半导体区上的隧道绝缘膜；设置在所述隧道绝缘膜上的电荷存储层；设置在所述电荷存储层上的阻挡绝缘膜；以及设置在所述阻挡绝缘膜上的控制栅电极。所述电荷存储层包括含有从包括Hf、Al、Zr、Ti和稀土金属的组中选择的至少一种材料、并且被全部或者部分地晶化的氧化物、氮化物或氧氮化物。所述阻挡绝缘膜包括含有至少一种稀土金属的氧化物、氧氮化物、硅酸盐或铝酸盐。

公开(公告)号：CN101378084A

公开(公告)日：2009-03-04

申请号：CN200810146362.6

申请日：2008-08-27

Applicant: 株式会社东芝

Inventor： 高岛章 ,  菊地祥子 ,  村冈浩一

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/517 ,  H01L29/792

Abstract: 一种非易失性半导体存储元件，包括：半导体衬底、在半导体衬底中分开提供的源区和漏区、在半导体衬底上源区和漏区之间提供的隧道绝缘层、在隧道绝缘层上提供的电荷存储层、在电荷存储层上提供的并且包括结晶铝酸镧层的阻挡绝缘层以及在阻挡绝缘层上提供的控制栅电极。

公开(公告)号：CN101147246A

公开(公告)日：2008-03-19

申请号：CN200680003756.5

申请日：2006-08-28

Applicant: 株式会社东芝

Inventor： 松下大介 ,  村冈浩一 ,  加藤弘一 ,  中崎靖 ,  三谷祐一郎

IPC: H01L21/314 ,  H01L21/318 ,  H01L21/8246 ,  H01L21/28 ,  C23C16/34

Abstract: 本发明的半导体器件的制造方法能够抑制形成绝缘膜时的缺陷的产生。具备：将半导体衬底放置在气氛中而在上述半导体衬底的表面形成氮化膜的工序，其中该气氛包含使上述半导体衬底的表面氮化的第一氮化气体、在制造中实质上不与上述半导体衬底反应的第一稀释气体，上述第一稀释气体的分压力和上述第一氮化气体的分压力的和与上述第一氮化气体的分压力的比大于等于5，并且总压力小于等于40Torr。