-
公开(公告)号：CN115911125A
公开(公告)日：2023-04-04
申请号：CN202111611613.5
申请日：2021-12-27
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
IPC: H01L29/78 , H01L29/16 , H01L21/336
Abstract: 实施方式提供能够降低接触电阻的半导体装置及其制造方法。实施方式的半导体装置具备：第一导电型的第一碳化硅区域；第一碳化硅区域之上的第二导电型的第二碳化硅区域；第二碳化硅区域之上的第二导电型的第三碳化硅区域；第三碳化硅区域之上的第一导电型的第四碳化硅区域及第五碳化硅区域；第一电极，包含有在第一方向上位于第四碳化硅区域与第五碳化硅区域之间的第一部分；以及金属硅化物层，设置于第一部分与第三碳化硅区域之间，与第三碳化硅区域相接，在第一方向上设置于第一部分与第四碳化硅区域之间，与第四碳化硅区域相接，在第一方向上设置于第一部分与第五碳化硅区域之间，与第五碳化硅区域相接。
-
公开(公告)号：CN119968936A
公开(公告)日：2025-05-09
申请号：CN202480003856.6
申请日：2024-02-16
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 本发明提供能够提高耐压的半导体装置。根据一个实施方式，半导体装置包括第一～第三电极以及第一、第二半导体部。第一半导体部是第一导电型。第一半导体部包含第一～第三半导体区域。第二～第三半导体区域中的第一导电型的杂质浓度比第一半导体区域中的第一导电型的杂质浓度高。第二半导体部包含第一～第四部分。第一～第三部分设置于单元部。第一部分及第三部分具有第一深度。第二部分设置于第一部分与第三部分之间。第二部分具有比所述第一深度浅的第二深度。第一部分设置于第二半导体区域之上，第四部分设置于第三半导体区域之上。
-
公开(公告)号：CN119836857A
公开(公告)日：2025-04-15
申请号：CN202480003855.1
申请日：2024-02-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提供能够提高特性的半导体装置。根据实施方式，半导体装置包含第一～第三电极、第一～第四半导体部件。第三电极沿着与从第一电极向第二电极的第一方向交叉的第二方向延伸。第一半导体部件为第一导电型。第一半导体部件的第五部分区域与第二电极肖特基接触。第二半导体部件为第二导电型。第三半导体部件为第二导电型。第三半导体部件的第三半导体部分与第二电极电连接。第三半导体部件的杂质浓度比第二半导体部件的杂质浓度高。第四半导体部件为第一导电型。第四半导体部件的第二半导体区域与第二电极电连接。第四半导体部件的杂质浓度比第一半导体部件中的杂质浓度高。
-
公开(公告)号：CN118693125A
公开(公告)日：2024-09-24
申请号：CN202310560911.9
申请日：2023-05-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L29/78 , H01L29/739 , H01L29/16
Abstract: 本发明的实施方式涉及半导体装置。具有：碳化硅层，具有第一面和第二面，从第二面侧起依次设置有第一导电型的第一碳化硅区域、第二导电型的第二碳化硅区域、第二导电型的第二碳化硅区域、第一导电型的第四碳化硅区域；在第一方向上延伸的第一栅极电极及第二栅极电极；第一电极，包含位于第一栅极电极与第二栅极电极之间且与第三碳化硅区域及第四碳化硅区域接触的第一部分、以及位于第一栅极电极与第二栅极电极之间且设置于第一部分的第一方向且与第一碳化硅区域接触的第二部分；以及碳化硅层的第二面侧的第二电极。与第四碳化硅区域对置的第二碳化硅区域的深度比与第一栅极电极对置的第二碳化硅区域的深度浅。
-
公开(公告)号：CN118676140A
公开(公告)日：2024-09-20
申请号：CN202310731621.6
申请日：2023-06-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L27/07
Abstract: 实施方式涉及半导体装置。半导体装置具备：第一电极；第一导电型的第一半导体层，其与所述第一电极连接，包含硅及碳；第二导电型的多个第二半导体层，其配置于所述第一半导体层上的一部分，包含硅及碳；第一导电型的第三半导体层，其配置于所述第二半导体层上的一部分，包含硅及碳；第二导电型的第四半导体层，其配置于所述第一半导体层中的所述第二半导体层之间的部分，包含硅及碳；第二电极，其隔着绝缘膜而与所述第二半导体层对置；以及第三电极，其与所述第二半导体层及所述第三半导体层连接。
-
Patent Agency Ranking
公开(公告)号：CN116825852A
公开(公告)日：2023-09-29
申请号：CN202210790718.X
申请日：2022-07-05
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/872 , H01L29/06
Abstract: 半导体装置具备第一导电型的第一半导体层、第二导电型的第二至第五半导体层、第一及第二电极。第一及第二电极电连接于第一半导体层。第一半导体层具有活性区域和末端区域。第一半导体层在活性区域中设于第一及第二电极之间。第二半导体层设于第一半导体层与第二电极之间，在从第一电极朝向第二电极的第一方向上具有第一层厚。第三半导体层设于末端区域，包围第二半导体层，在第一方向上具有比第一层厚长的第二层厚。第四半导体层包围第二及第三半导体层，与第三半导体层分离，且在第一方向上具有比第二层厚短的第三层厚。第五半导体层连接于第二半导体层，在末端区域中连接于第三及第四半导体层。第三及第四半导体层设于第一与第五半导体层之间。
-
公开(公告)号：CN116799062A
公开(公告)日：2023-09-22
申请号：CN202210804971.6
申请日：2022-07-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 实施方式涉及一种半导体装置及其制造方法。实施方式的半导体装置具备半导体部，该半导体部包含：第一导电型的第一半导体层以及设于第一半导体层中的第二导电型的第二半导体层。半导体部包含：第一半导体层与第二半导体部之间的第一界面以及与第一界面交叉的第一半导体层与第二半导体部之间的第二界面。第二半导体层包含层叠于与第一界面正交的方向上的多个部分，第二界面包含第二半导体层的多个部分与第一半导体层之间的界面。第二界面在相对于第一方向倾斜的第二方向上延伸，该第一方向与第一界面正交。
-
公开(公告)号：CN116169173A
公开(公告)日：2023-05-26
申请号：CN202211074679.X
申请日：2022-09-01
Applicant: 株式会社东芝
Abstract: 提供一种浪涌电流耐量提高的半导体装置。实施方式的半导体装置具备晶体管区域和二极管区域。晶体管区域包含具有与第一面相接的第一部分的n型的第一碳化硅区域、p型的第二碳化硅区域、n型的第三碳化硅区域、与第一部分、第二碳化硅区域以及第三碳化硅区域相接的第一电极、与第二面相接的第二电极以及栅极电极。二极管区域包含：具有与第一面相接的第二部分的n型的第一碳化硅区域；p型的第四碳化硅区域；与第二部分以及第四碳化硅区域相接的第一电极；以及第二电极。第四碳化硅区域的每单位面积的占有面积大于第二碳化硅区域的每单位面积的占有面积。另外，第一二极管区域设置在第一晶体管区域与第二晶体管区域之间。
-
公开(公告)号：CN115939194A
公开(公告)日：2023-04-07
申请号：CN202210012391.3
申请日：2022-01-07
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
Abstract: 本发明的实施方式主要涉及半导体装置及其制造方法。实施方式的半导体装置具备：含有钛(Ti)的电极、碳化硅层、第一区域和第二区域，所述第一区域设置于碳化硅层与电极之间，且含有硅(Si)及氧(O)，厚度为2nm～10nm，所述第二区域设置于第一区域与电极之间，且含有钛(Ti)及硅(Si)。
-
公开(公告)号：CN115911126A
公开(公告)日：2023-04-04
申请号：CN202210019639.9
申请日：2022-01-10
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
Abstract: 半导体装置具有：包含与具有第1面和第2面的碳化硅层的第1面相接的第1区域的第1导电型的第1碳化硅区域；第1碳化硅区域与第1面之间的第2导电型的第2碳化硅区域；第2碳化硅区域与第1面之间的第2导电型的第3碳化硅区域；第2碳化硅区域与第1面之间的第1导电型的第4碳化硅区域；设置于第1面侧且在第1方向延伸的第1栅极电极；在第1方向延伸的第2栅极电极；包含第1部分和第2部分的第1电极以及设置于碳化硅层的第2面侧的第2电极，第1部分设置于第1面侧并设置于第1栅极电极与第2栅极电极之间，与第3及第4碳化硅区域相接，第2部分设置于第1栅极电极与第2栅极电极之间，设置于第1部分的第1方向，与第1区域相接。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.051 seconds)
