-
公开(公告)号：CN101548387B
公开(公告)日：2012-03-21
申请号：CN200880000863.1
申请日：2008-08-01
Applicant: 松下电器产业株式会社
CPC classification number: H01L29/66068 , H01L21/046 , H01L29/1608 , H01L29/78 , Y10S438/931
Abstract: 提供一种碳化硅半导体元件及其制造方法，形成在碳化硅基板(11)上的栅电极(18)具有：硅下层(18A)以及由设置在硅下层(18A)上的第一金属与硅的化合物构成的硅化物上层(18B)。源电极(1as)含有与第一金属硅化物不同的第二金属硅化物，所述源电极(1as)与形成在碳化硅基板(11)表面上的n型源极区域及p+区域接触。硅下层(18A)的侧面由绝缘物覆盖。
-
公开(公告)号：CN102217073A
公开(公告)日：2011-10-12
申请号：CN200980115276.1
申请日：2009-08-20
Applicant: 松下电器产业株式会社
CPC classification number: H01L29/7802 , H01L29/0696 , H01L29/0878 , H01L29/1602 , H01L29/1608 , H01L29/20 , H01L29/2003
Abstract: 本发明提供一种半导体装置，具备：由宽带隙半导体构成的基板(2)以及漂移层(3a)；p型阱(4a)以及第1n型杂质区域(5)，设置在漂移层内；源极电极(5)，与第1n型杂质区域(5)电连接；第2n型杂质区域(30)，设置在阱(4a)与相邻的单元部件U的阱(4a)之间；栅极绝缘膜(7b)，分别设置在第2n型杂质区域、阱(4a)、以及第1n型杂质区域的至少一部分之上；栅极电极(8)，其设置在栅极绝缘膜上；第3n型杂质区域(31)，形成在漂移层中、与第2n型杂质区域相邻并且包含单元部件顶点的位置，杂质浓度比漂移层高并且比第2n型杂质区域低。
-
公开(公告)号：CN101548387A
公开(公告)日：2009-09-30
申请号：CN200880000863.1
申请日：2008-08-01
Applicant: 松下电器产业株式会社
CPC classification number: H01L29/66068 , H01L21/046 , H01L29/1608 , H01L29/78 , Y10S438/931
Abstract: 提供一种碳化硅半导体元件及其制造方法，形成在碳化硅基板(11)上的栅电极(18)具有：硅下层(18A)以及由设置在硅下层(18A)上的第一金属与硅的化合物构成的硅化物上层(18B)。源电极(1as)含有与第一金属硅化物不同的第二金属硅化物，所述源电极(1as)与形成在碳化硅基板(11)表面上的n型源极区域及p+区域接触。硅下层(18A)的侧面由绝缘物覆盖。
-
公开(公告)号：CN1967872A
公开(公告)日：2007-05-23
申请号：CN200610135634.3
申请日：2006-10-18
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L27/092 , H01L21/336 , H01L21/8238
CPC classification number: H01L21/823807 , H01L21/823864
Abstract: 本发明提供一种具有被FUSI化了的栅电极的半导体装置，可以有效地形成应力膜，可以提高半导体装置的电气特性。半导体装置具备：形成于半导体基板(1)上的具有被镍完全硅化物化了的完全硅化物栅电极(24A)的n型MIS晶体管(100A)、具有被镍完全硅化物化了的完全硅化物栅电极(24B)的p型MIS晶体管(100B)。在半导体基板(1)上，以至少将完全硅化物栅电极(24B)覆盖的方式形成有作为使该半导体基板(1)的完全硅化物栅电极(24A)的下侧部分的沟道区域产生应力应变的应力膜的第二基底绝缘膜(17)。
-
公开(公告)号：CN1316596C
公开(公告)日：2007-05-16
申请号：CN200410068227.6
申请日：2004-08-25
Applicant: 松下电器产业株式会社
Inventor： 工藤千秋
IPC: H01L21/82 , H01L21/3205 , H01L21/768
CPC classification number: G06F17/5077 , Y10S438/942
Abstract: 本发明能够在布线掩模图形的产生中，抑制将由单一最小线宽数据产生的布线图形在半导体装置等中使用而引起的布线的可靠性降低或制造成品率下降。在产生连接根据逻辑电路数据来配置的功能元件彼此的布线的掩模上的设计布线图形时，产生基于最小线宽数据的布线图形，同时，产生基于最小线间隔数据的布线图形，并产生在这两者中间配置新的布线边界的布线图形，通过将其作为最终布线图形来使用，就能够使布线图形宽度适度变宽，提高布线的可靠性，抑制制造成品率的下降。
-
Patent Agency Ranking
公开(公告)号：CN1591827A
公开(公告)日：2005-03-09
申请号：CN200410068227.6
申请日：2004-08-25
Applicant: 松下电器产业株式会社
Inventor： 工藤千秋
IPC: H01L21/82 , H01L21/3205 , H01L21/768
CPC classification number: G06F17/5077 , Y10S438/942
Abstract: 本发明能够在布线掩模图形的产生中，抑制将由单一最小线宽数据产生的布线图形在半导体装置等中使用而引起的布线的可靠性降低或制造成品率下降。在产生连接根据逻辑电路数据来配置的功能元件彼此的布线的掩模上的设计布线图形时，产生基于最小线宽数据的布线图形，同时，产生基于最小线间隔数据的布线图形，并产生在这两者中间配置新的布线边界的布线图形，通过将其作为最终布线图形来使用，就能够使布线图形宽度适度变宽，提高布线的可靠性，抑制制造成品率的下降。
-
公开(公告)号：CN103069571B
公开(公告)日：2015-11-25
申请号：CN201280002382.0
申请日：2012-06-25
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/1608 , H01L29/045 , H01L29/1033 , H01L29/1041 , H01L29/4236 , H01L29/42368 , H01L29/66068 , H01L29/66666 , H01L29/7813 , H01L29/7827 , H01L29/7828
Abstract: 本发明提供一种碳化硅半导体元件，其具备：位于第1导电型的漂移层上的第2导电型的体区域；位于体区域上的第1导电型的杂质区域；贯通体区域及杂质区域并抵达漂移层的沟槽；配置于沟槽的表面上的栅极绝缘膜；以及配置于栅极绝缘膜上的栅电极，沟槽的表面包括第1侧面、及与第1侧面对置的第2侧面，体区域之中位于第1侧面的部分的至少一部分的第2导电型的掺杂物浓度要比体区域之中位于第2侧面的部分的第2导电型的掺杂物浓度更大。
-
公开(公告)号：CN101569015B
公开(公告)日：2011-01-05
申请号：CN200880001145.6
申请日：2008-10-10
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/12
CPC classification number: H01L29/0847 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/7828
Abstract: 本发明中的半导体装置(100)具备：由碳化硅构成的第一导电型的半导体衬底(10)；在半导体衬底(10)的主面(10a)上形成的第一导电型的碳化硅外延层(20)；在碳化硅外延层(20)的一部分形成的第二导电型的阱区域(22)；以及在阱区域(22)的一部分形成的第一导电型的源区域(24)。在碳化硅外延层(20)、阱区域(22)和源区域(24)上形成有由碳化硅构成的沟道外延层(30)，在沟道外延层(30)中位于阱区域(22)上的部位作为沟道区域(40)而作用，向沟道外延层(30)中除去沟道区域(40)以外的部位(33、35)注入第一导电型的掺杂剂。
-
公开(公告)号：CN101569015A
公开(公告)日：2009-10-28
申请号：CN200880001145.6
申请日：2008-10-10
Applicant: 松下电器产业株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/12
CPC classification number: H01L29/0847 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/7828
Abstract: 本发明中的半导体装置(100)具备：由碳化硅构成的第一导电型的半导体衬底(10)；在半导体衬底(10)的主面(10a)上形成的第一导电型的碳化硅外延层(20)；在碳化硅外延层(20)的一部分形成的第二导电型的阱区域(22)；以及在阱区域(22)的一部分形成的第一导电型的源区域(24)。在碳化硅外延层(20)、阱区域(22)和源区域(24)上形成有由碳化硅构成的沟道外延层(30)，在沟道外延层(30)中位于阱区域(22)上的部位作为沟道区域(40)而作用，向沟道外延层(30)中除去沟道区域(40)以外的部位(33、35)注入第一导电型的掺杂剂。
-
公开(公告)号：CN101542688A
公开(公告)日：2009-09-23
申请号：CN200880000265.4
申请日：2008-03-27
Applicant: 松下电器产业株式会社
IPC: H01L21/265
CPC classification number: H01L29/7802 , H01L21/046 , H01L29/0661 , H01L29/1608 , H01L29/6606 , H01L29/66068
Abstract: 本发明提供一种包括如下所述的工序的碳化硅半导体元件的制造方法，即：向在具有第1及第2主面的碳化硅基板1的所述第1主面上形成的碳化硅层(2)的至少一部分中注入杂质离子(3)，形成杂质掺杂区域的工序(A)；在所述碳化硅层(2)的至少上面(2a)及所述碳化硅基板(1)的至少第2主面(12a)上形成具有耐热性的帽层(6)的工序(B)；和以规定的温度加热所述碳化硅层(2)，进行活化退火处理的工序(C)。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.032 seconds)
