-
公开(公告)号：CN102899630A
公开(公告)日：2013-01-30
申请号：CN201210268890.5
申请日：2012-07-30
Applicant: 日东电工株式会社
CPC classification number: C23C14/562 , Y10T428/31678
Abstract: 本发明提供双面真空成膜方法及利用该方法获得的层积体，该成膜方法能够通过利用简单的装置结构适当地实施加热处理等，有效地制造在双面实施了真空成膜的层积体。卷成卷筒状的长基体的第一面作为被成膜面，沿从第一辊室朝向第二辊室的第一方向从第一辊室输出卷筒状的长基体，使沿第一方向输出的基体脱气，在第二成膜室在基体第一面将第二膜材料成膜，在第二辊室将使第二膜材料成膜的基体卷绕成卷筒状，沿从第二辊室朝第一辊室的第二方向从第二辊室输出，在第一成膜室在第二膜材料上将第一膜材料成膜，在第一辊室将在第二膜材料上层积第一膜材料的基体卷绕成卷筒状，将与第一辊室卷绕的基体的第一面相反侧的第二面作为被成膜面，重复上述全部处理。
-
公开(公告)号：CN102758189A
公开(公告)日：2012-10-31
申请号：CN201210130235.3
申请日：2012-04-28
Applicant: 日东电工株式会社
IPC: C23C14/56
CPC classification number: C23C14/568 , C23C14/086 , C23C14/562 , C23C28/32 , C23C28/321 , C23C28/345 , H01L21/67132 , H01L21/67173 , Y10T428/31678
Abstract: 本发明提供一种真空成膜方法及通过该方法得到的层叠体。通过该成膜方法，在卷对卷技术中能够进一步谋求提高作业效率或者进一步谋求改善其技术，该方法包括：在从第一辊室朝向第二辊室的第一方向上从第一辊室抽出第一基体的阶段；对第一基体进行脱气的阶段；在第二成膜室将第二膜材料成膜在第一基体上的阶段；通过在第二辊室卷绕第一基体而生成第一基体的阶段；进而在从第二辊室朝向第一辊室的第二方向上进行用于生产第二基体的同样的动作。在此，在生成成膜有第二膜材料的第一基体时，从第一成膜室去除第一成膜室的第一阴极电极，而且在生成成膜有第一膜材料的第二基体时，从第二成膜室去除第二成膜室的第二阴极电极。
-
公开(公告)号：CN102087439A
公开(公告)日：2011-06-08
申请号：CN201110035103.8
申请日：2008-06-17
Applicant: 日东电工株式会社
IPC: G02F1/13363 , G02B5/30 , G02F1/13357
CPC classification number: G02F1/13363 , G02B5/3025 , G02B5/3083 , G02F1/133528 , G02F1/133634 , G02F2001/133531 , G02F2001/133635
Abstract: 本发明涉及一种依次配置有光源(BL)、反射型直线偏振光层(Pr1)、具有规定的光学特性的双折射层(A)、光源侧吸收型直线偏振光层(P1)、液晶单元(LC)、辨识侧直线偏振光层(P2)，该双折射层具有规定的相位差特性的透射型液晶显示装置。在本发明的透射型液晶显示装置中，由于抑制斜向方向的光漏而黑亮度低下。另外，也可以抑制向正面方向的配光引起的正面对比度的低下。
-
公开(公告)号：CN103345962B
公开(公告)日：2016-12-28
申请号：CN201310269101.4
申请日：2012-09-27
Applicant: 日东电工株式会社
CPC classification number: H05K1/0274 , G06F3/041 , G06F2203/04103 , H01L31/1884 , H05K1/09 , H05K2201/0326 , Y02E10/50
Abstract: 本发明涉及一种透明导电性薄膜，该透明导电性薄膜（10）具备薄膜基材（11）、和形成在薄膜基材（11）上的透明导体图案（12）、和埋设透明导体图案（12）的粘合剂层（13）。透明导体图案（12）具有在薄膜基材（11）上层叠有第一铟锡氧化物层（14）和第二铟锡氧化物层（15）的双层结构。第一铟锡氧化物层（14）的氧化锡含量比第二铟锡氧化物层（15）的氧化锡含量多。第一铟锡氧化物的晶体层（14）的厚度比第二铟锡氧化物的晶体层（15）的厚度薄。
-
公开(公告)号：CN103227013B
公开(公告)日：2016-04-27
申请号：CN201310027763.0
申请日：2013-01-24
Applicant: 日东电工株式会社
IPC: H01B13/00
CPC classification number: B32B38/08 , B32B38/00 , B32B2038/0092 , B32B2307/202 , C23C14/086 , C23C14/087 , C23C14/14 , C23C14/34 , C23C14/562 , C23C28/322 , C23C28/345 , C23C28/42 , Y10T156/10
Abstract: 本发明提供一种导电性薄膜卷的制造方法，为了解决具备薄膜基材、透明导体层、金属层的导电性薄膜的导电性薄膜卷的邻接金属层之间压接的问题，提出了如下方法，其包含工序A、工序B、工序C；工序A中，边退卷薄膜基材的第一卷，边在薄膜基材的一个表面层叠第一透明导体层、第一金属层，得到第一层叠体；工序B中，边退卷第二卷边在空气中输送第一层叠体，在第一金属层的表面形成氧化覆膜层并得到第二层叠体；工序C中，边退卷第三卷，边在薄膜基材的另一表面层叠第二透明导体层、第二金属层，制造第三层叠体并得到第四卷。由于氧化覆膜层的作用效果不会发生压接。
-
Patent Agency Ranking
公开(公告)号：CN103247389B
公开(公告)日：2016-02-17
申请号：CN201310048931.4
申请日：2013-02-06
Applicant: 日东电工株式会社
CPC classification number: C23C14/34 , C23C14/562 , C23C14/5853
Abstract: 本发明提供一种导电性膜卷的制造方法，邻接的膜彼此不压接而能够维持高品质。本发明的制造方法包含：第1工序，边将膜基材的初始卷开卷，边通过溅射法在膜基材的一侧顺次层叠第1透明导电体层和第1铜层，将得到的第1层叠体卷成卷状，制成第1卷；第2工序，将该第1卷在大气中存放30小时以上，在第1铜层的表面形成含有氧化亚铜的氧化被膜层；第3工序，边将第1卷开卷，边在膜基材的另一侧通过溅射法顺次层叠第2透明导电体层和第2铜层，将得到的第2层叠体卷成卷状，制成第2卷。
-
公开(公告)号：CN103247389A
公开(公告)日：2013-08-14
申请号：CN201310048931.4
申请日：2013-02-06
Applicant: 日东电工株式会社
CPC classification number: C23C14/34 , C23C14/562 , C23C14/5853
Abstract: 本发明提供一种导电性膜卷的制造方法，邻接的膜彼此不压接而能够维持高品质。本发明的制造方法包含：第1工序，边将膜基材的初始卷开卷，边通过溅射法在膜基材的一侧顺次层叠第1透明导电体层和第1铜层，将得到的第1层叠体卷成卷状，制成第1卷；第2工序，将该第1卷在大气中存放30小时以上，在第1铜层的表面形成含有氧化亚铜的氧化被膜层；第3工序，边将第1卷开卷，边在膜基材的另一侧通过溅射法顺次层叠第2透明导电体层和第2铜层，将得到的第2层叠体卷成卷状，制成第2卷。
-
公开(公告)号：CN103227013A
公开(公告)日：2013-07-31
申请号：CN201310027763.0
申请日：2013-01-24
Applicant: 日东电工株式会社
IPC: H01B13/00
CPC classification number: B32B38/08 , B32B38/00 , B32B2038/0092 , B32B2307/202 , C23C14/086 , C23C14/087 , C23C14/14 , C23C14/34 , C23C14/562 , C23C28/322 , C23C28/345 , C23C28/42 , Y10T156/10
Abstract: 本发明提供一种导电性薄膜卷的制造方法，为了解决具备薄膜基材、透明导体层、金属层的导电性薄膜的导电性薄膜卷的邻接金属层之间压接的问题，提出了如下方法，其包含工序A、工序B、工序C；工序A中，边退卷薄膜基材的第一卷，边在薄膜基材的一个表面层叠第一透明导体层、第一金属层，得到第一层叠体；工序B中，边退卷第二卷边在空气中输送第一层叠体，在第一金属层的表面形成氧化覆膜层并得到第二层叠体；工序C中，边退卷第三卷，边在薄膜基材的另一表面层叠第二透明导体层、第二金属层，制造第三层叠体并得到第四卷。由于氧化覆膜层的作用效果不会发生压接。
-
公开(公告)号：CN103116425A
公开(公告)日：2013-05-22
申请号：CN201210424863.2
申请日：2012-10-30
Applicant: 日东电工株式会社
CPC classification number: G01R27/2605 , G01D5/24 , G01R31/312 , G06F3/041 , G06F3/044 , G06F2203/04103 , G06F2203/04107
Abstract: 本发明提供一种膜传感器，其在可视性优良的同时，能够防止误动作的发生，此外还能够通过发挥优良的防静电性而长期地防止显示缺陷。膜传感器（1）顺序包含偏光膜（2）、防静电层（3）与静电电容式传感器（4）。静电电容式传感器具有透明膜（5）、在该透明膜的一侧形成的透明电极图案（6）与以埋设该透明电极图案的方式形成在透明膜（5）一侧的粘合层（7）。防静电层（3）被配置在偏光膜（2）与透明膜（5）之间，并且附着于透明膜（5）。此防静电层（3）的表面电阻值是1.0×109~1.0×1011Ω/□。
-
公开(公告)号：CN102899628A
公开(公告)日：2013-01-30
申请号：CN201210266812.1
申请日：2012-07-30
Applicant: 日东电工株式会社
IPC: C23C14/56
CPC classification number: C23C14/562 , Y10T428/31678
Abstract: 提供双面真空成膜方法及利用该方法获得的层积体，通过利用简单的装置结构适当地实施加热处理等，有效地制造在双面实施了真空成膜的层积体。将卷成卷筒状的长基体沿从第一辊室朝向第二辊室的第一方向从第一辊室输出，对输出的基体脱气，在第一成膜室，在第一面将第一膜材料成膜，将第一膜材料成膜的基体沿从第二辊室朝向第一辊室的第二方向向第二成膜室引导，在第二成膜室，在沿第二方向引导过程中的基体的、与第一面相反一侧的第二面上将第二膜材料成膜，在设置于第一辊室与第二辊室之间的第三辊室，将在第一面使第一膜材料成膜且在第二面使第二膜材料成膜的基体卷绕成卷筒状，沿第一方向从第一辊室输出在第三辊室卷绕的基体，重复上述全部处理。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.022 seconds)
