-
公开(公告)号:CN117176521B
公开(公告)日:2024-04-02
申请号:CN202311441062.1
申请日:2023-11-01
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H04L25/03
Abstract: 本申请公开了一种两级级联判决器、判决反馈均衡器和有线接收机,提高了判决器的速度。该两级级联判决器的第一级电路为强臂判决器。第二级电路包括:四个PMOS管M9、M10、M18、M19以及三个NMOS管M17、M20、M21;其中,M9、M10、M18、M19的源极均接电源;M19、M18的栅极各自接强臂判决器的第一输出端MN和第二输出端MP;M17、M9、M10的栅极均接收时钟信号;M9、M18、M20的漏极以及M21的栅极均接第二级电路的第一输出端ON;M10、M19、M21的漏极以及M20的栅极均接第二级电路的第二输出端OP;M20、M21的源极以及M17的漏极连接在一起;M17的源极接地。
-
公开(公告)号:CN114254581B
公开(公告)日:2024-04-09
申请号:CN202111562650.1
申请日:2021-12-20
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F30/392
Abstract: 本申请提供一种基于半导体的版图压缩方法及装置,利用扫描矩形从当前版图的第一侧开始移动,在扫描的过程中确定是否存在与扫描矩形有交集的目标图形,当扫描到栅极图形时,调整当前栅极图形与上一个栅极图形之间的栅间距为固定值,当扫描到孔图形时,移动孔图形,直至孔图形和栅极图形产生交集时停止,当扫描到金属层图形时,移动与孔图形连接的金属层图形,使得压缩前后的金属层图形和孔图形的一一对应。由此可见,本申请实施例利用扫描矩形确定芯片版图中的目标图形,对不同的目标图形进行不同的处理,保证栅极、孔和金属层之间的拓扑连接关系不变压缩版图,简化芯片版图在压缩过程中的复杂性,可以快速压缩版图,提升版图压缩的效率。
-
公开(公告)号:CN117176521A
公开(公告)日:2023-12-05
申请号:CN202311441062.1
申请日:2023-11-01
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H04L25/03
Abstract: 本申请公开了一种两级级联判决器、判决反馈均衡器和有线接收机,提高了判决器的速度。该两级级联判决器的第一级电路为强臂判决器。第二级电路包括:四个PMOS管M9、M10、M18、M19以及三个NMOS管M17、M20、M21;其中,M9、M10、M18、M19的源极均接电源;M19、M18的栅极各自接强臂判决器的第一输出端MN和第二输出端MP;M17、M9、M10的栅极均接收时钟信号;M9、M18、M20的漏极以及M21的栅极均接第二级电路的第一输出端ON;M10、M19、M21的漏极以及M20的栅极均接第二级电路的第二输出端OP;M20、M21的源极以及M17的漏极连接在一起;M17的源极接地。
-
公开(公告)号:CN116230045A
公开(公告)日:2023-06-06
申请号:CN202310222650.X
申请日:2023-03-08
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G11C11/16
Abstract: 本发明提供一种写入驱动电路,包括背偏生成电路和磁隧道结电路,所述背偏生成电路的第一输入端用于获取写入数据,所述背偏生成电路的第二输入端用于获取读写控制信号,通过对写入数据和读写控制信号进行分析,提供与所述写入数据和读写控制信号相适配的背栅偏压,将所述背栅偏压作为所述磁隧道结电路的控制信号,从而能够根据实际读写情况所需的驱动能力,对写“0”、写“1”和读分别提供不同的背栅偏压,能够有效降低电路功耗。同时避免了传统字线驱动电路电源VCOM切换时间较长的问题,提高MRAM电路读写的速度,并且背栅调节功能应用到字线驱动电路设计中,可以很好的解决MRAM写入操作的超压问题,提高电路的可靠性。
-
公开(公告)号:CN114239450A
公开(公告)日:2022-03-25
申请号:CN202111565043.0
申请日:2021-12-20
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F30/33 , G06F30/3308
Abstract: 本申请提供了一种FPGA中各模块的功能验证方法、装置、系统和介质,包括:根据FPGA中各模块的特性,建立各模块分别对应的数据流,解析各数据流中包含的数据,并提取数据中与各模块对应的配置数据,将配置数据与FPGA电路网表中的各SRAM进行匹配;当匹配结果为一致时,利用配置数据对各模块进行配置仿真,以完成各模块的功能验证。无需根据SRAM存储单元的大小与FPGA的资源进行整合建模,提高了设计开发效率,在保证功能验证可靠性的前提下,缩短了设计验证时间。
-
公开(公告)号:CN115934596A
公开(公告)日:2023-04-07
申请号:CN202211573097.6
申请日:2022-12-08
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F13/16
Abstract: 本申请实施例提供了一种非并发外设接口直接存储访问的电路及方法,以降低请求的生成数量,提高系统级芯片总线的运行效率,该电路包括:非并发外设接口直接存储访问模块,非并发外设接口直接存储访问模块与片上系统低速总线和N个接口连接,为各个接口设置直接存储器访问触发数据量,当与接口对应的待接收数据的数量达到直接存储器接收请求触发数据量时,生成直接存储器访问接收请求,当与接口对应的待发送数据的数量达到直接存储器发送请求触发数据量时,生成直接存储器访问发送请求,当收到接口发送的直接存储器访问接收请求和直接存储器访问发送请求时,为接口建立数据传输通道,通过数据传输通道对接口中的数据进行传输。
-
公开(公告)号:CN115357107A
公开(公告)日:2022-11-18
申请号:CN202211031515.9
申请日:2022-08-26
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本发明公开了一种基于芯片电磁兼容测试的复位方法、装置及系统,该方法包括:当完成电磁兼容测试,被测芯片失效时,进行初始化配置;在完成初始化配置后,检测是否接收到上位机的复位控制指令;当接收到上位机的复位控制指令时,根据所述复位控制指令,获取被测芯片复位所需的复位通道、复位持续时间和复位电压值;根据所述复位通道、所述复位持续时间和所述复位电压值,向被测芯片输出复位控制信号。采用本发明实施例,通过判断并接收上位机的复位控制指令,实现对被测芯片对应的复位通道,按复位持续时间和复位电压值输出复位控制信号,以使被测芯片满足复位条件,实现针对需要通过控制引脚恢复的失效芯片的自动复位。
-
公开(公告)号:CN219068179U
公开(公告)日:2023-05-23
申请号:CN202223153677.8
申请日:2022-11-24
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H03K5/24
Abstract: 本申请公开了一种模拟电压比较器,包括:第一开关管、第二开关管、选择通路和电压采样电路;第一开关管的栅极用于输入第一电压;第一开关管的第一端用于连接电源,第一开关管的第二端连接选择通路的第一端;第二开关管的栅极用于输入第二电压;第二开关管的第一端用于连接电源,第二开关管的第二端连接选择通路的第二端;电压采样电路连接在选择通路的第二端和第三端之间;选择通路的第三端接地;电压采样电路,用于在第一电压大于第二电压时,输出第一模拟电压;在第一电压小于等于第二电压时,输出第二模拟电压;其中,第一模拟电压大于第二模拟电压。在不采用逻辑门电路的情况下,实现了电压比较,节省了电路板的面积。
-
-
-
-
-
-
-