公开(公告)号：CN113544824A

公开(公告)日：2021-10-22

申请号：CN202080018058.2

申请日：2020-08-11

Applicant: 富士电机株式会社

Inventor： 儿玉奈绪子 ,  洼内源宜

IPC: H01L21/308 ,  H01L27/07

Abstract: 在半导体晶片(10')的正面的多晶硅保护膜(21)和虚设图案用聚酰亚胺膜(22)和虚设图案上形成为了通过氦照射而向IGBT区(31)的重叠区(33)和FWD区(32)导入杂质缺陷而用作遮挡膜的抗蚀剂膜(52)。虚设图案用聚酰亚胺膜(22)(第一聚酰亚胺膜(22a))至少配置在距聚酰亚胺保护膜(21)的距离(w1)成为小于1mm的位置，并且被抗蚀剂膜(52)完全地覆盖。虚设图案用聚酰亚胺膜(22)从相邻的重叠区(33)离开而配置。相邻的虚设图案用聚酰亚胺膜(22)间的距离(w3)是小于1mm。由此，能够使用抗蚀剂膜(52)作为遮挡膜而向预定位置高位置精度地导入预定杂质，并且能够防止成本增大。

公开(公告)号：CN109219870B

公开(公告)日：2021-09-10

申请号：CN201780034315.X

申请日：2017-11-08

Applicant: 富士电机株式会社

Inventor： 儿玉奈绪子

IPC: H01L21/336 ,  H01L21/266 ,  H01L21/329 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 在以预定的转速旋转的半导体晶片(10)的表面(10a)涂布光致抗蚀剂而形成预定厚度(t1)的光致抗蚀剂膜(31)并使其干燥。然后，在维持光致抗蚀剂膜(31)的预定厚度(t1)的状态下，通过一边以涂布光致抗蚀剂时的预定转速以下的转速使半导体晶片(10)旋转一边滴下药液(44)，并用药液(44)将光致抗蚀剂膜(31)的端部溶解而除去。接着，通过曝光、显影而使光致抗蚀剂膜(31)呈预定图案。显影后，不进行UV固化或者烘烤，而是将光致抗蚀剂膜(31)作为掩模，从半导体晶片(10)的表面(10a)开始进行射程为8μm以上的氦照射(32)。据此，将光致抗蚀剂膜(31)作为掩模而使用，从而可以在预定区域以较佳的位置精度注入预定的杂质，并且能够降低成本。

公开(公告)号：CN111886682A

公开(公告)日：2020-11-03

申请号：CN201980021045.8

申请日：2019-10-11

Applicant: 富士电机株式会社

Inventor： 阿形泰典 ,  吉村尚 ,  泷下博 ,  目黑美佐稀 ,  儿玉奈绪子 ,  伊仓巧裕 ,  野口晴司 ,  原田祐一 ,  樱井洋辅

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 提供一种半导体装置，在深度方向上，氢浓度分布具有第一氢浓度峰和第二氢浓度峰，施主浓度分布具有第一施主浓度峰和第二施主浓度峰，第一氢浓度峰和第一施主浓度峰配置于第一深度，第二氢浓度峰和第二施主浓度峰配置于第二深度，该第二深度以下表面为基准时比第一深度深，各浓度峰具有浓度值随着从下表面朝向上表面而增大的上行斜坡，用第二氢浓度峰的上行斜坡的斜率将第二施主浓度峰的上行斜坡的斜率归一化而得的值小于用第一氢浓度峰的上行斜坡的斜率将第一施主浓度峰的上行斜坡的斜率归一化而得的值。

公开(公告)号：CN111095569A

公开(公告)日：2020-05-01

申请号：CN201980004053.1

申请日：2019-03-18

Applicant: 富士电机株式会社

Inventor： 吉村尚 ,  小野泽勇一 ,  泷下博 ,  目黑美佐稀 ,  洼内源宜 ,  儿玉奈绪子

IPC: H01L29/861 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 提供一种半导体装置，具备：半导体基板；氢施主，设置在半导体基板的深度方向的内部，具有比半导体基板的掺杂剂的掺杂浓度高的掺杂浓度，在从半导体基板的一个主面起算沿半导体基板的深度方向分开了预先设定的距离的第一位置具有掺杂浓度分布的峰，并在比第一位置更靠一个主面侧的位置具有掺杂浓度比峰小的掺杂浓度分布的拖尾；以及晶体缺陷区，在半导体基板的深度方向上，在比第一位置更浅的位置具有晶体缺陷密度的中心峰。

公开(公告)号：CN118676194A

公开(公告)日：2024-09-20

申请号：CN202410807463.2

申请日：2019-12-25

Applicant: 富士电机株式会社

Inventor： 目黒美佐稀 ,  吉村尚 ,  泷下博 ,  儿玉奈绪子 ,  阿形泰典

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明提供一种半导体装置，其在深度方向上，氢浓度分布具有氢浓度峰，氦浓度分布具有氦浓度峰，施主浓度分布具有第一施主浓度峰和第二施主浓度峰，氢浓度峰和第一施主浓度峰配置于第一深度，氦浓度峰和第二施主浓度峰配置于第二深度，以该半导体装置的下表面为基准时，所述第二深度比第一深度深，各浓度峰具有浓度值随着从下表面朝向上表面而增大的上行斜坡，用氦浓度峰的上行斜坡的斜率将第二施主浓度峰的上行斜坡的斜率归一化而得的值小于用氢浓度峰的上行斜坡的斜率将第一施主浓度峰的上行斜坡的斜率归一化而得的值。

公开(公告)号：CN111247628B

公开(公告)日：2024-04-30

申请号：CN201980005229.5

申请日：2019-04-08

Applicant: 富士电机株式会社

Inventor： 儿玉奈绪子

IPC: H01L21/322 ,  H01L21/265 ,  H01L21/266 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 半导体装置的制造方法是首先，在第一导电型的半导体基板(10)的一侧的主表面(10a)侧形成半导体元件的正面元件结构。接着，在半导体基板(10)的另一侧的主表面(10b)侧形成第一保护膜(17)。接着，从形成了第一保护膜(17)的另一侧的主表面(10b)侧向半导体基板(10)注入离子。接着，去除第一保护膜(17)。在形成第一保护膜(17)后，可以在半导体基板(10)的一侧的主表面(10a)侧形成第二保护膜(16)。

公开(公告)号：CN111095569B

公开(公告)日：2023-11-28

申请号：CN201980004053.1

申请日：2019-03-18

Applicant: 富士电机株式会社

Inventor： 吉村尚 ,  小野泽勇一 ,  泷下博 ,  目黑美佐稀 ,  洼内源宜 ,  儿玉奈绪子

IPC: H01L29/861 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 提供一种半导体装置，具备：半导体基板；氢施主，设置在半导体基板的深度方向的内部，具有比半导体基板的掺杂剂的掺杂浓度高的掺杂浓度，在从半导体基板的一个主面起算沿半导体基板的深度方向分开了预先设定的距离的第一位置具有掺杂浓度分布的峰，并在比第一位置更靠一个主面侧的位置具有掺杂浓度比峰小的掺杂浓度分布的拖尾；以及晶体缺陷区，在半导体基板的深度方向上，在比第一位置更浅的位置具有晶体缺陷密度的中心峰。

公开(公告)号：CN109979807A

公开(公告)日：2019-07-05

申请号：CN201811294755.1

申请日：2018-11-01

Applicant: 富士电机株式会社

Inventor： 儿玉奈绪子

IPC: H01L21/027 ,  H01L21/66 ,  H01L23/544

Abstract: 本发明提供能提高对准精度的半导体装置的制造方法。检测半导体基板(1)的表面的背面用对准标记(3)，在半导体基板的背面上形成图案化成与表面元件结构相应的电路图案的抗蚀剂掩模。背面用对准标记(3)的检测通过使用与半导体基板的背面(1b)对置的检测器(23)，测量基于从半导体基板的背面(1b)照射的红外光的反射光(22)的反射强度的对比度来进行。背面用对准标记(3)由阶梯差构成，所述阶梯差由半导体基板的表面和形成于半导体基板的表面的沟槽(33、34)的底面形成。在沟槽(33、34)的内部埋入多晶硅膜。背面用对准标记具有成为在与半导体基板的表面平行的方向上并列3个以上沟槽的布局的例如十字状的平面形状。

公开(公告)号：CN109219870A

公开(公告)日：2019-01-15

申请号：CN201780034315.X

申请日：2017-11-08

Applicant: 富士电机株式会社

Inventor： 儿玉奈绪子

IPC: H01L21/336 ,  H01L21/266 ,  H01L21/329 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 在以预定的转速旋转的半导体晶片(10)的表面(10a)涂布光致抗蚀剂而形成预定厚度(t1)的光致抗蚀剂膜(31)并使其干燥。然后，在维持光致抗蚀剂膜(31)的预定厚度(t1)的状态下，通过一边以涂布光致抗蚀剂时的预定转速以下的转速使半导体晶片(10)旋转一边滴下药液(44)，并用药液(44)将光致抗蚀剂膜(31)的端部溶解而除去。接着，通过曝光、显影而使光致抗蚀剂膜(31)呈预定图案。显影后，不进行UV固化或者烘烤，而是将光致抗蚀剂膜(31)作为掩模，从半导体晶片(10)的表面(10a)开始进行射程为8μm以上的氦照射(32)。据此，将光致抗蚀剂膜(31)作为掩模而使用，从而可以在预定区域以较佳的位置精度注入预定的杂质，并且能够降低成本。

公开(公告)号：CN108630532A

公开(公告)日：2018-10-09

申请号：CN201810058342.7

申请日：2018-01-22

Applicant: 富士电机株式会社

Inventor： 儿玉奈绪子

IPC: H01L21/266 ,  H01L21/322 ,  H01L21/336

Abstract: 本发明提供防止将光致抗蚀剂膜用作掩模时的抗蚀剂图案端部的形状垮塌而减少设计余量的半导体装置的制造方法。包括：第一工序，在半导体晶片(10)的第一主面涂敷光致抗蚀剂而形成光致抗蚀剂膜(31)；第二工序，在光致抗蚀剂膜(31)转印形成第一开口部的第一掩模图案(32a)；第三工序，在光致抗蚀剂膜转印形成位置与第一开口部的位置不同的第二开口部的第二掩模图案(32b)；第四工序，基于第一掩模图案(32a)以及第二掩模图案选择性地除去光致抗蚀剂膜(31)，形成具有光致抗蚀剂膜的第一开口部以及第二开口部的抗蚀剂掩模；第五工序，将抗蚀剂掩模(31)作为掩模，以离子注入的方式将杂质注入半导体晶片(10)。