-
公开(公告)号：CN102347073B
公开(公告)日：2014-06-25
申请号：CN201110155556.4
申请日：2011-06-10
Applicant: 夏普株式会社
Inventor： 石原数也
CPC classification number: G11C13/0007 , G11C13/0023 , G11C13/0069 , G11C13/0097 , G11C2013/0083 , G11C2013/0088 , G11C2213/79
Abstract: 本发明提供了一种非易失性可变电阻元件的电阻控制方法，对多个存储器单元能同时进行写入工作、擦除工作、以及成形处理。在非易失性可变电阻元件的电阻控制方法中，对于具备将具备非易失性可变电阻元件和晶体管的单位存储器单元排列成矩阵状的存储器单元阵列，通过第1选择线（字线）、第2选择线（位线）、以及第3选择线（源极线）来选择存储器工作对象的存储器单元的非易失性半导体存储装置，具有：选择一根或多根第1选择线的步骤；选择多根第2选择线的步骤；以对全部的被选择的存储器单元施加存储器工作需要的电压的方式，施加对电流经由该第2选择线在第3选择线中流过而导致的第3选择线的电位变动进行补偿的电压来成为存储器工作需要的电压的步骤。
-
公开(公告)号：CN102339636A
公开(公告)日：2012-02-01
申请号：CN201110198320.9
申请日：2011-07-15
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C7/1048 , G11C7/12 , G11C13/0004 , G11C13/0026 , G11C13/0038 , G11C13/0069 , G11C2013/0071 , G11C2213/79 , G11C2213/82
Abstract: 本发明涉及半导体存储装置及其驱动方法。在具有存储元件的半导体存储装置的改写中，从公用线侧也施加电压脉冲，故无法高速动作。半导体存储装置具有：存储单元阵列（100），矩阵状排列多个将二端子型的存储元件R和选择用的晶体管Q串连而成的存储单元；第一电压施加电路（101），对位线施加改写电压脉冲；第二电压施加电路（102），对位线及公用线施加预充电电压，其中在存储单元改写时，第二电压施加电路（102）预先将存储单元两端预充电为同一电压后，第一电压施加电路（101）将改写电压脉冲经位线施加在改写对象的存储单元的一端，并且在施加该改写电压脉冲期间，维持第二电压施加电路（102）经公用线对该存储单元另一端施加该预充电电压。
-
公开(公告)号：CN104586355B
公开(公告)日：2017-07-25
申请号：CN201410601756.1
申请日：2014-10-31
Applicant: 夏普株式会社
Abstract: 本发明提供一种测定装置，其能够获得能将皮肤中含有的黑色素和血色素适当地分离的拍摄结果。该测定装置从照射部的光源对被摄体照射在蓝色和绿色的波段中具有由黑色素和血色素引起的吸收的影响度彼此不同的峰的光谱特性的光，测定装置利用摄像机对与透射RGB的滤光片的来自光源的光对应的被摄体的反射光进行摄像，利用输出部输出由摄像机摄像得到的RGB的摄像信号。
-
公开(公告)号：CN105518875B
公开(公告)日：2017-06-13
申请号：CN201480046696.X
申请日：2014-07-11
Applicant: 夏普株式会社
IPC: H01L31/10 , G02B5/20 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L27/14
CPC classification number: H01L31/02162 , H01L27/1462 , H01L27/14623 , H01L27/14625 , H01L27/14629 , H01L27/14645 , H01L31/02164
Abstract: 本发明提供能够防止本来不透射的波长的光的异常透射、能够使光谱波形的半值宽度减小的光电转换装置及其制造方法。在基板(100)上形成第一光电转换元件(101)，在该第一光电转换元件(101)之上隔着绝缘膜(1、2、3)形成具有周期性或非周期性地配置的多个开口(41)的第一金属膜(31)。设置覆盖上述第一金属膜(31)的多个开口(41)的一部分的第二金属膜(32)。
-
公开(公告)号：CN105518870B
公开(公告)日：2017-05-17
申请号：CN201480048387.6
申请日：2014-09-16
Applicant: 夏普株式会社
IPC: H01L31/0232 , H01L27/146 , G01J3/51 , G01J3/02
CPC classification number: H01L27/14621 , G01J3/0259 , G01J3/513 , G02B5/008 , G02B5/20 , G02B5/204 , H01L31/02327
Abstract: 光电转换装置包括：由导电材料膜构成的第一光学滤光片(6a)，其包括周期性地具有多个结构(11)的第一图案，并且隔着绝缘膜(5)配置在第一光电转换元件(A)之上；和由导电材料膜构成的第一光学滤光片(6b)，其包括周期性地具有多个结构(12)的第二图案，并且隔着绝缘膜(5)配置在第二光电转换元件(B)之上。相互相邻的上述第一图案与第二图案的间隔(a)比第一图案的结构(11)的周期(P1)和第二图案的结构(12)的周期(P2)长。
-
Patent Agency Ranking
公开(公告)号：CN102800360B
公开(公告)日：2015-05-06
申请号：CN201210163500.8
申请日：2012-05-24
Applicant: 夏普株式会社
CPC classification number: G11C13/0069 , G11C11/16 , G11C13/0007 , G11C2013/0083 , G11C2013/009 , G11C2013/0092 , G11C2213/32 , H01L27/2436 , H01L45/08 , H01L45/1226 , H01L45/1266 , H01L45/146
Abstract: 本发明涉及可变电阻元件的成型处理方法和非易失性半导体存储装置。提供了一种能在与脉冲成型相同程度的短时间内将切换动作时的重写电流抑制为DC成型中所达到的重写电流程度的可变电阻元件的成型处理方法。向可变电阻元件施加电压脉冲使处于刚制造之后的初始高电阻状态的可变电阻元件向能进行切换动作的可变电阻状态变化的成型处理包含以下步骤而形成：第一步骤，在可变电阻元件的两电极间施加电压振幅比可变电阻元件进行低电阻化的阈值电压低的第一脉冲；以及第二步骤，在第一步骤之后，在可变电阻元件的两电极间施加与该第一脉冲相同极性且电压振幅在阈值电压以上的第二脉冲。
-
公开(公告)号：CN102420014B
公开(公告)日：2014-12-17
申请号：CN201110285501.5
申请日：2011-09-23
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G11C13/0064 , G11C13/0069 , G11C2213/32 , G11C2213/79
Abstract: 所提供的是一种半导体存储设备，其能在随机存取编程动作中以期望的可控性稳定地编程到期望的电阻状态，并且配备有可变电阻元件。不管作为写动作(擦除动作和编程动作)的目标的存储单元的可变电阻元件的电阻状态如何，施加用于将所述可变电阻元件的所述电阻状态恢复到具有最小电阻值的被擦除状态的擦除电压脉冲。此后，用于将所述可变电阻元件的所述电阻状态恢复到期望的被编程状态的编程电压脉冲被施加到所述编程动作目标存储单元的所述可变电阻元件。通过在已经施加了所述擦除电压脉冲之后一直施加所述编程电压脉冲，能够避免被顺序地施加的多个编程电压脉冲。
-
公开(公告)号：CN102446548B
公开(公告)日：2014-10-22
申请号：CN201110292340.2
申请日：2011-09-30
Applicant: 夏普株式会社
CPC classification number: G11C11/5685 , G11C13/0007 , G11C2013/0071 , G11C2013/0073 , G11C2013/0083 , G11C2213/79
Abstract: 非易失性半导体存储器设备。非易失性半导体存储器设备包括用于存储用户数据的存储器单元阵列，其通过布置存储器单元提供，每个存储器单元具有可变电阻元件，该可变电阻元件具有第一电极2、第二电极3以及夹置在第一电极和第二电极之间由金属氧化物制成的可变电阻器4。第一和第二电极分别由与该可变电阻器4形成欧姆结的导电材料和与该可变电阻器4形成非欧姆结的导电材料形成。可变电阻器通过在电极之间施加电压在两个或更多不同电阻状态之间变化。变化之后的电阻状态以非易失性方式维持。在存储器单元阵列用于存储用户数据之前的未使用状态，存储器单元阵列中的所有存储器单元的可变电阻元件被设置为两个或更多不同电阻状态的最高电阻状态。
-
公开(公告)号：CN102347073A
公开(公告)日：2012-02-08
申请号：CN201110155556.4
申请日：2011-06-10
Applicant: 夏普株式会社
Inventor： 石原数也
CPC classification number: G11C13/0007 , G11C13/0023 , G11C13/0069 , G11C13/0097 , G11C2013/0083 , G11C2013/0088 , G11C2213/79
Abstract: 本发明提供了一种非易失性可变电阻元件的电阻控制方法，对多个存储器单元能同时进行写入工作、擦除工作、以及成形处理。在非易失性可变电阻元件的电阻控制方法中，对于具备将具备非易失性可变电阻元件和晶体管的单位存储器单元排列成矩阵状的存储器单元阵列，通过第1选择线（字线）、第2选择线（位线）、以及第3选择线（源极线）来选择存储器工作对象的存储器单元的非易失性半导体存储装置，具有：选择一根或多根第1选择线的步骤；选择多根第2选择线的步骤；以对全部的被选择的存储器单元施加存储器工作需要的电压的方式，施加对电流经由该第2选择线在第3选择线中流过而导致的第3选择线的电位变动进行补偿的电压来成为存储器工作需要的电压的步骤。
-
公开(公告)号：CN102227778A
公开(公告)日：2011-10-26
申请号：CN200980147210.0
申请日：2009-11-18
Applicant: 夏普株式会社
IPC: G11C13/00
CPC classification number: G11C7/1006 , G11C8/10 , G11C13/0007 , G11C13/0069 , G11C2013/0076 , G11C2213/79
Abstract: 提供一边能够以位单位进行改写，一边可实现存储器单元的寿命的延长的非易失性半导体存储装置。在命令信息表示写入的情况下，比较部（37）对在对象存储器单元中写入的已写入数据和写入对象数据进行比较，将比较结果赋予到写入/读出控制部（40），在比较结果相同的情况下，所述写入/读出控制部（40）对译码器部（51A、51B、53）不赋予写入指示，在所述比较结果相异的情况下，所述写入/读出控制部（40）对所述译码器部赋予对对象存储器单元将写入对象数据写入的写入指示。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.056 seconds)
