-
-
公开(公告)号:CN111279497A
公开(公告)日:2020-06-12
申请号:CN201780096306.3
申请日:2017-12-21
Applicant: 国际商业机器公司
IPC: H01L39/24
Abstract: 一种涉及校正由连续阴影掩模蒸发产生的两个膜之间的重叠的面积的技术。执行以下至少一个过程:使用软件工具校正原始布局中的设计特征以生成校正后的布局,使得校正后的布局修改设计特征的形状;以及使用光刻工具校正原始布局中的设计特征以生成校正后的布局,使得校正后的布局修改设计特征的形状。使用光刻工具根据校正后的布局在晶片上的位置处图案化设计特征的修改后的形状。通过初始阴影掩模蒸发来沉积第一膜,并且通过后续阴影掩模蒸发来沉积第二膜,以在晶片上的位置处产生校正后的结,使得第一膜和第二膜具有重叠。
-
公开(公告)号:CN113168579B
公开(公告)日:2025-05-02
申请号:CN201980076405.4
申请日:2019-11-20
Applicant: 国际商业机器公司
IPC: G06N10/00
Abstract: 一种用于量子位调谐的方法的实施例包括通过第一层的一部分产生第一磁场,该第一层包括一种在低温温度范围内展现超导性的材料,该第一层的该部分高于临界温度。在实施例中,该方法包括将第一层的该部分至少冷却至临界温度。在实施例中,该方法包括响应于将第一层的该部分至少冷却至临界温度而产生第二磁场,该第二磁场与量子处理器芯片的量子位磁性地相互作用,这样使得该第一层的第一磁通量通过第一频移值引起该量子位的第一谐振频率的第一变化。
-
-
-
公开(公告)号:CN113632233A
公开(公告)日:2021-11-09
申请号:CN202080021686.6
申请日:2020-03-20
Applicant: 国际商业机器公司
IPC: H01L27/18 , G06N10/00 , H01L23/532 , H01L39/02 , H01L39/24
Abstract: 在沉积在衬底(312)的第一表面上的第一超导层(316)上,图案化谐振器的第一部件。在沉积在所述衬底(312)的第二表面上的第二超导层(326)上,图案化所述谐振器的第二部件。第一表面和第二表面以非共面布置相对于彼此布置。在该衬底中,产生凹槽,该凹槽从第一超导层延伸到第二超导层。在所述凹槽的内表面上沉积第三超导层(322),所述第三超导层在所述第一超导层和所述第二超导层之间形成超导通路。从所述第一表面和所述第二表面去除所述第三超导层的过量材料,形成完成的硅通孔TSV 320。
-
公开(公告)号:CN113168579A
公开(公告)日:2021-07-23
申请号:CN201980076405.4
申请日:2019-11-20
Applicant: 国际商业机器公司
IPC: G06N10/00
Abstract: 一种用于量子位调谐的方法的实施例包括通过第一层的一部分产生第一磁场,该第一层包括一种在低温温度范围内展现超导性的材料,该第一层的该部分高于临界温度。在实施例中,该方法包括将第一层的该部分至少冷却至临界温度。在实施例中,该方法包括响应于将第一层的该部分至少冷却至临界温度而产生第二磁场,该第二磁场与量子处理器芯片的量子位磁性地相互作用,这样使得该第一层的第一磁通量通过第一频移值引起该量子位的第一谐振频率的第一变化。
-
公开(公告)号:CN112868135A
公开(公告)日:2021-05-28
申请号:CN201980067853.8
申请日:2019-10-08
Applicant: 国际商业机器公司
IPC: H01P1/20
Abstract: 提供了组合或分离直流和微波信号的超导器件的制造。一种方法可以包括形成支持直流的直流电路,支持微波信号的微波电路以及支持直流和微波信号的公共电路。该方法还可包括将直流电路的第一端和微波电路的第一端可操作地耦合到公共电路的第一端。直流电路可以包括带阻电路,而微波电路可以包括电容器。可替代地,直流电路可以包括带阻电路,而微波电路可以包括带通电路。可替代地,微波电路可以包括电容器,并且直流电路可以包括一个或多个四分之一波长传输线。
-
-
公开(公告)号:CN113906429A
公开(公告)日:2022-01-07
申请号:CN202080039468.5
申请日:2020-05-15
Applicant: 国际商业机器公司
IPC: G06F30/392 , G06F30/398 , H01L23/498 , H01L23/00 , G06F113/18 , G06F115/12
Abstract: 在倒装芯片配置中的第一表面的布局内,根据凸块集放置限制来映射凸块限制区域,其中第一凸块放置限制指定第一表面的布局中的凸块与量子位芯片元件之间的允许距离范围,并且其中第二凸块放置限制指定倒装芯片配置中的第二表面的布局中的凸块与量子位芯片元件之间的允许距离范围。在凸块限制区域外部,沉积导电材料以形成凸块,其中凸块包括导电结构,导电结构将第一表面和第二表面之间的信号电耦合,并且根据凸块放置限制集被定位。
-
-
-
-
-
-
-
-
-