用于隧道结的阴影掩模面积校正

    公开(公告)号:CN111279497B

    公开(公告)日:2023-12-26

    申请号:CN201780096306.3

    申请日:2017-12-21

    Abstract: 一种涉及校正由连续阴影掩模蒸发产生的两个膜之间的重叠的面积的技术。执行以下至少一个过程:使用软件工具校正原始布局中的设计特征以生成校正后的布局,使得校正后的布局修改设计特征的形状;以及使用光刻工具校正原始布局中的设计特征以生成校正后的布局,使得校正后的布局修改设计特征的形状。使用光刻工具根据校正后的布局在晶片上的位置处图案化设计特征的修改后的形状。通过初始阴影掩模蒸发来沉积第一膜,并且通过后续阴影掩模蒸发来沉积第二膜,以在晶片上的位置处产生校正后的结,使得第一膜和第二膜具有重叠。

    用于隧道结的阴影掩模面积校正

    公开(公告)号:CN111279497A

    公开(公告)日:2020-06-12

    申请号:CN201780096306.3

    申请日:2017-12-21

    Abstract: 一种涉及校正由连续阴影掩模蒸发产生的两个膜之间的重叠的面积的技术。执行以下至少一个过程:使用软件工具校正原始布局中的设计特征以生成校正后的布局,使得校正后的布局修改设计特征的形状;以及使用光刻工具校正原始布局中的设计特征以生成校正后的布局,使得校正后的布局修改设计特征的形状。使用光刻工具根据校正后的布局在晶片上的位置处图案化设计特征的修改后的形状。通过初始阴影掩模蒸发来沉积第一膜,并且通过后续阴影掩模蒸发来沉积第二膜,以在晶片上的位置处产生校正后的结,使得第一膜和第二膜具有重叠。

Patent Agency Ranking