公开(公告)号：CN222509863U

公开(公告)日：2025-02-18

申请号：CN202420302466.6

申请日：2024-02-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林子敬 ,  陈宜群 ,  林日泽

IPC: H10D30/62 ,  H10D64/27

Abstract: 一种半导体元件包含半导体区域、栅极堆叠以及鳍片隔离区域。栅极堆叠在半导体区域上，其中栅极堆叠包含第一栅极堆叠部位以及第二栅极堆叠部位。鳍片隔离区域分离第一栅极堆叠部位以及第二栅极堆叠部位，其中鳍片隔离区域包含第一部分以及多个第二部分。第一部分高于栅极堆叠的底面。多个第二部分位于第一部分下方并连接至第一部分，其中多个第二部分中的第一最外侧部分具有第一深度，第一深度等于或是大于多个第二部分中的内侧部分的第二深度。

公开(公告)号：CN222839999U

公开(公告)日：2025-05-06

申请号：CN202421582297.2

申请日：2024-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林子敬 ,  陈宜群 ,  林日泽

IPC: H10D30/62 ,  H10D64/27 ,  H10D62/10 ,  H10D84/85 ,  H10D84/03 ,  H10D30/01

Abstract: 本揭露的一些实施例提供半导体装置。一种半导体装置包括栅极结构、沟槽及介电材料。栅极结构形成于半导体基板上方。沟槽形成在半导体基板中且邻近于栅极结构。半导体基板在沟槽下方形成有沟槽底表面。沟槽底表面包括间隔开的多个突出部，突出部被多个凹槽分离，突出部的每一者具有最上部表面。突出部更靠近栅极结构的最上部表面位于比突出部在沟槽的中心处的最上部表面更深的深度处。介电材料位于沟槽中。