-
公开(公告)号：CN113326748B
公开(公告)日：2022-06-14
申请号：CN202110534440.5
申请日：2021-05-17
Applicant: 厦门大学
Abstract: 一种采用多维相关注意力模型的神经网络行为识别方法，属于计算机视觉、深度学习和行为识别技术领域。首先利用三维卷积神经网络对动作视频提取的RGB图像序列或者RGB图像和光流序列进行自动特征提取；然后利用多维相关注意力模型在特征图的基础上对多维注意力进行自动提取，利用提取到的时间、空间和特征通道上的显著区域，对生成的特征图进行加权融合并得到预测值，产生最后的行为识别结果。进一步探索时间、空间和特征通道三个维度间的多维相关性，进一步学习和增强时间、空间和特征通道上的显著性，从而提高视频分类的准确率。实验证明，在UCF‑101和HMDB‑51数据集上取得很好的效果，提高行为识别的准确率。
-
公开(公告)号：CN113326748A
公开(公告)日：2021-08-31
申请号：CN202110534440.5
申请日：2021-05-17
Applicant: 厦门大学
Abstract: 一种采用多维相关注意力模型的神经网络行为识别方法，属于计算机视觉、深度学习和行为识别技术领域。首先利用三维卷积神经网络对动作视频提取的RGB图像序列或者RGB图像和光流序列进行自动特征提取；然后利用多维相关注意力模型在特征图的基础上对多维注意力进行自动提取，利用提取到的时间、空间和特征通道上的显著区域，对生成的特征图进行加权融合并得到预测值，产生最后的行为识别结果。进一步探索时间、空间和特征通道三个维度间的多维相关性，进一步学习和增强时间、空间和特征通道上的显著性，从而提高视频分类的准确率。实验证明，在UCF‑101和HMDB‑51数据集上取得很好的效果，提高行为识别的准确率。
-
公开(公告)号：CN108959168B
公开(公告)日：2020-09-18
申请号：CN201810587475.3
申请日：2018-06-06
Applicant: 厦门大学
IPC: G06F15/78
Abstract: 基于片上内存的SHA512全流水电路及其实现方法，SHA512全流水电路设有消息填充模块、Wt值生成模块、BRAM数据存储模块、全流水哈希运算模块和加法器模块，消息填充模块、Wt值生成模块、BRAM数据存储模块、全流水哈希运算模块和加法器模块按顺序连接。在全流水线架构中使用片上BRAM存储模块进行Wt值的数据存储，整个电路系统由依次连接的消息填充模块、Wt值生成模块、全流水哈希运算模块、BRAM存储模块以及加法器模块组成。提高SHA‑512算法在FPGA上的吞吐率，平衡FPGA内部资源的分配，提高算法的效率。具有高吞吐率、高单位资源吞吐率的特点，可应用于基于FPGA的SHA‑512算法实现。
-
公开(公告)号：CN107291898B
公开(公告)日：2020-07-10
申请号：CN201710479505.4
申请日：2017-06-22
Applicant: 厦门大学
Abstract: 基于FPGA的MySQL认证密码恢复系统及其方法，异构计算系统由7个模块组成，设硬核处理器、控制模块、密码构造模块、2个SHA‑1算法模块、多密文匹配模块以及密文存储模块。SHA‑1算法模块设数据扩充模块、转化模块、BRAM数据存储模块、预处理模块、两轮展开的哈希运算模块和加法器模块。在异构计算系统内部，通过AXI总线接口连接硬核处理器和MySQL认证密码恢复子系统，利用硬核处理器输入认证数据，启动MySQL认证密码恢复子系统完成密文计算和多密文匹配，并将恢复结果返回给硬核控制器模块。利用FPGA低功耗、高性能的优点实现MySQL的认证密码恢复子系统的硬件加速，具有很高的密码恢复速度和低功耗。
-
公开(公告)号：CN106027261B
公开(公告)日：2018-12-21
申请号：CN201610329181.1
申请日：2016-05-18
Applicant: 厦门大学
Abstract: 基于FPGA的LUKS认证芯片电路及其密码恢复方法。芯片电路设控制、密码生成、3个用户密钥PBKDF2、用户密钥选择、AES128密钥扩展、AES128解密、BRAM存储、反取证合并、哈希校验值PBKDF2和比较共12个模块。密码恢复方法：FPGA处理器解析加密的LUKS镜像文件获取认证需要的数据；处理器将认证需要的数据写入控制模块的寄存器；处理器向LUKS认证芯片电路发送启动信号，芯片电路进行密码恢复；处理器启动芯片电路后监测芯片电路控制模块中状态寄存器，获取认证是否完毕及认证是否成功的信息；处理器监测到认证完毕，若成功，向控制台输出认证恢复的密码；若失败，输出密码恢复失败信息。
-
Patent Agency Ranking
公开(公告)号：CN108959168A
公开(公告)日：2018-12-07
申请号：CN201810587475.3
申请日：2018-06-06
Applicant: 厦门大学
IPC: G06F15/78
Abstract: 基于片上内存的SHA512全流水电路及其实现方法，SHA512全流水电路设有消息填充模块、Wt值生成模块、BRAM数据存储模块、全流水哈希运算模块和加法器模块，消息填充模块、Wt值生成模块、BRAM数据存储模块、全流水哈希运算模块和加法器模块按顺序连接。在全流水线架构中使用片上BRAM存储模块进行Wt值的数据存储，整个电路系统由依次连接的消息填充模块、Wt值生成模块、全流水哈希运算模块、BRAM存储模块以及加法器模块组成。提高SHA‑512算法在FPGA上的吞吐率，平衡FPGA内部资源的分配，提高算法的效率。具有高吞吐率、高单位资源吞吐率的特点，可应用于基于FPGA的SHA‑512算法实现。
-
公开(公告)号：CN103064457B
公开(公告)日：2015-09-23
申请号：CN201210564336.1
申请日：2012-12-21
Applicant: 厦门大学
IPC: G05F1/567
Abstract: 一种基于负反馈的CMOS带隙基准电路，涉及集成电路。设带负反馈的核心基准电压模块、电源稳压模块、PSRR增强模块、低温高阶曲率补偿模块和启动模块；带负反馈的核心基准电压模块产生带隙基准电压，其输出端分别与PSRR增强模块及低温高阶曲率补偿模块的输入端相连；电源稳压模块为其他模块提供稳压电源，电源稳压模块输出端作为其它模块的电源输入端；PSRR增强模块输出端与带负反馈的核心基准电压模块、电源稳压模块、低温高阶曲率补偿模块和启动模块电源输入端相连；低温高阶曲率补偿模块输出端与带负反馈的核心基准电压模块输出端相连并输出最终基准电压；启动模块输出端分别与带负反馈的核心基准电压模块和电源稳压模块相连。
-
公开(公告)号：CN119945342A
公开(公告)日：2025-05-06
申请号：CN202510070321.7
申请日：2025-01-16
Applicant: 厦门大学
Abstract: 一种新型斩波相关双采样稳定多路径放大电路和方法，涉及集成电路设计。利用斩波稳定多路径CSMP放大电路架构中的密勒补偿电容设计斩波相关双采样电路，和传统相关双采样电路相比减少一组采样电容和采样开关。消除传统高通滤波电路所需的大电容和大电阻，降低版图面积和驱动高通滤波电容所需的电流；且降低无源高通滤波器中大电阻所带来的热噪声，改善输入等效噪声密度。通过失调校准技术在确保CSMP架构稳定性的同时降低失调电压；利用新型斩波相关双采样电路的高通性能抑制输出纹波，减小1/f噪声并降低输入等效噪声密度。结合斩波相关双采样技术和稳定多路径放大电路的各自优点，具有低失调、低输出纹波、低输入等效噪声密度的优点。
-
公开(公告)号：CN119341595B
公开(公告)日：2025-02-25
申请号：CN202411856165.9
申请日：2024-12-17
Applicant: 厦门大学
IPC: H04B1/401 , H04B17/336
Abstract: 一种用于信号采集的处理电路，包括：天线、射频前端模块、模拟数字转换器、信号检测模块、控制模块、第一信号调理电路、第一射频开关、第二信号调理电路和第二射频开关，所述天线接收无线信号并输出到所述射频前端模块，所述射频前端模块将处理后的信号输出到所述模拟数字转换器的输入端口，所述模拟数字转换器连接所述信号检测模块，所述信号检测模块连接所述控制模块，所述控制模块通过第一射频开关连接所述第一信号调理电路，所述控制模块通过第二射频开关连接所述第二信号调理电路。根据信噪比及输出摆幅的需求可切换两种信号调理电路，并设置反相器的尺寸，使得在低电源电压下，实现对信号调理电路的灵活控制并获得较大的输出摆幅。
-
公开(公告)号：CN116741090A
公开(公告)日：2023-09-12
申请号：CN202310615687.9
申请日：2023-05-29
Applicant: 厦门大学
IPC: G09G3/32 , G09G3/00 , H05B45/325 , H05B45/14
Abstract: 基于PWM和幅值分段的LED驱动电流匹配校准方法，利用LED驱动芯片内已有的开短路电压比较器、输出电流控制DAC和幅值分段电路实现LED驱动通道间的电流匹配校准，无需添加太多额外的校准专用电路。通过将电流误差测量和校准过程集成驱动芯片内部，实现高精度的在线检测和实时校准。利用开短路电压比较器比较端口电流压降与参考电压，调整DAC来改变输出通道电流及其对应端口电压，直至比较器发生翻转，根据DAC调整值可以测得端口失调电流；然后结合灰度数据计算需补偿PWM导通时间和时钟数，并依照补偿时钟数生成幅值分段各电流支路的PWM波形，从而实现LED驱动通道间的电流匹配校准。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.02 seconds)
