一种三向双负电容鳍式场效应晶体管及其制备方法

    公开(公告)号:CN114284353A

    公开(公告)日:2022-04-05

    申请号:CN202111483792.9

    申请日:2021-12-07

    Abstract: 本申请涉及一种三向双负电容鳍式场效应晶体管及其制备方法。该晶体管包括:包括半导体衬底,覆盖于半导体衬底上表面的埋氧层,位于埋氧层上方的鳍式有源区,鳍式有源区包括源区、沟道区和漏区,鳍式有源区的源区和漏区之间的沟道区的上表面和第一方向上的左右两个侧表面覆盖了栅氧化层,栅氧化层上覆盖三向双负电容层,三向双负电容层由第一负电容材料和第二负电容材料形成,三向双负电容层上覆盖了金属层,三向双负电容层由第一负电容材料和第二负电容材料组成,第一负电容材料和第二负电容材料对栅极电压的放大效果不同,可以实现可变的电压放大效果,从而降低晶体管的功耗并提升晶体管性能,同时有效抑制短沟道效应。

    一种双栅MOSFET结构
    13.
    发明公开

    公开(公告)号:CN108767011A

    公开(公告)日:2018-11-06

    申请号:CN201810398766.8

    申请日:2018-04-28

    CPC classification number: H01L29/1033 H01L29/7831

    Abstract: 一种双栅MOSFET结构,包括:呈渐变厚度的沟道区,沟道区的厚度小的一侧设有源区,其厚度大的一侧设有漏区,源区远离沟道区的侧边设有源极,漏区远离沟道区的侧边设有漏极;相连的沟道区、源区和漏区的上、下表面分别覆盖第一栅氧层和第二栅氧层,第一栅氧层覆盖沟道区的部分的上表面设有第一栅极,第二栅氧层覆盖沟道区的部分的下表面设有第二栅极,第一栅极和第二栅极构成双栅结构。本发明所提供的器件结构既能有效地抑制短沟道效应,又能提高电流驱动能力,减小漏区的电场峰值;且工艺步骤相对简单,可与现有CMOS工艺相兼容。

    一种多介质槽注入增强低功耗功率器件

    公开(公告)号:CN118198116B

    公开(公告)日:2024-07-16

    申请号:CN202410622791.5

    申请日:2024-05-20

    Abstract: 本发明属于功率半导体技术领域,公开了一种多介质槽注入增强低功耗功率器件,在漂移区内引入多个介质槽组构成辅助槽栅,辅助槽栅与主栅短接。正向导通时,多个介质槽组在周围聚集的电子以及其形成的窄台面共同作用下,电导调制效应被增强,实现低正向导通压降;在器件关断过程中,随着栅压的下降,多个介质槽组周围聚集的电子提前消失,电导调制减弱,漂移区内过剩载流子减小,实现器件快关断和低关断损耗;在阻断状态下,介质槽组在漂移区内引入电场峰值,优化器件表面电场,增加器件耐压。本发明不增加工艺复杂度,实现低导通压降、低关断损耗和高耐压。

    一种非晶氧化物半导体薄膜晶体管及其制备方法

    公开(公告)号:CN115084276B

    公开(公告)日:2024-06-18

    申请号:CN202210672743.8

    申请日:2022-06-15

    Abstract: 本申请提供一种非晶氧化物半导体薄膜晶体管及其制备方法,包括衬底层、支撑层、栅电极层、栅绝缘层、IGZO有源层、刻蚀阻挡层、源区电极、漏区电极以及漏极场板;栅电极层在水平方向上与源区电极存在交叠区,与漏区电极之间存在非交叠区域,该非交叠区域形成漏极偏移区,刻蚀阻挡层位于IGZO有源层上方,左侧末端与源区电极层右侧末端相切,右侧末端与漏区电极左侧末端相切,漏极场板设于刻蚀阻挡层上方,与漏区电极层左侧末端相连,在水平方向上延伸至栅电极层上方,漏极场板结构通过覆盖于漏极偏移区上方,实现了对该区域处IGZO有源层中载流子浓度的调控,减小电阻,以及降低该处电场分布,改善器件的耐压特性,提升了IGZO薄膜晶体管的功率密度。

    一种多介质槽注入增强低功耗功率器件

    公开(公告)号:CN118198116A

    公开(公告)日:2024-06-14

    申请号:CN202410622791.5

    申请日:2024-05-20

    Abstract: 本发明属于功率半导体技术领域,公开了一种多介质槽注入增强低功耗功率器件,在漂移区内引入多个介质槽组构成辅助槽栅,辅助槽栅与主栅短接。正向导通时,多个介质槽组在周围聚集的电子以及其形成的窄台面共同作用下,电导调制效应被增强,实现低正向导通压降;在器件关断过程中,随着栅压的下降,多个介质槽组周围聚集的电子提前消失,电导调制减弱,漂移区内过剩载流子减小,实现器件快关断和低关断损耗;在阻断状态下,介质槽组在漂移区内引入电场峰值,优化器件表面电场,增加器件耐压。本发明不增加工艺复杂度,实现低导通压降、低关断损耗和高耐压。

    一种非晶氧化物半导体薄膜晶体管及其制备方法

    公开(公告)号:CN115084276A

    公开(公告)日:2022-09-20

    申请号:CN202210672743.8

    申请日:2022-06-15

    Abstract: 本申请提供一种非晶氧化物半导体薄膜晶体管及其制备方法,包括衬底层、支撑层、栅电极层、栅绝缘层、IGZO有源层、刻蚀阻挡层、源区电极、漏区电极以及漏极场板;栅电极层在水平方向上与源区电极存在交叠区,与漏区电极之间存在非交叠区域,该非交叠区域形成漏极偏移区,刻蚀阻挡层位于IGZO有源层上方,左侧末端与源区电极层右侧末端相切,右侧末端与漏区电极左侧末端相切,漏极场板设于刻蚀阻挡层上方,与漏区电极层左侧末端相连,在水平方向上延伸至栅电极层上方,漏极场板结构通过覆盖于漏极偏移区上方,实现了对该区域处IGZO有源层中载流子浓度的调控,减小电阻,以及降低该处电场分布,改善器件的耐压特性,提升了IGZO薄膜晶体管的功率密度。

Patent Agency Ranking