基于无监督学习时间编码的脉冲神经网络训练方法及系统

    公开(公告)号:CN114266351A

    公开(公告)日:2022-04-01

    申请号:CN202111537939.8

    申请日:2021-12-15

    Applicant: 南京大学

    Abstract: 本发明提供了一种基于无监督学习时间编码的脉冲神经网络训练方法及系统。方法步骤如下:步骤1、根据与输入像素强度相关的特定编码方案生成脉冲序列,将输入图像编码为脉冲时间向量;步骤2、将输入图像编码的脉冲时间向量从小到大排序;步骤3、排序后的向量用于生成每个神经元的输出脉冲时间;步骤4、更新首脉冲神经元的突触权重;步骤5、每个神经元在训练完成后根据其对十类数字的最早反应分配一类,这些神经元用于在测试集上测量网络的分类精度。本方法使用脉冲时间依赖可塑性(STDP)训练网络,只更新连接到首脉冲神经元的权重,显著降低了突触权重更新的频率,可以减少计算的冗余,降低功耗和面积开销。

    一种多层前馈神经网络并行加速器

    公开(公告)号:CN108710943B

    公开(公告)日:2021-11-16

    申请号:CN201810488050.7

    申请日:2018-05-21

    Applicant: 南京大学

    Abstract: 本发明的多层前馈神经网络并行加速器,包括:主控制模块,控制整个计算流程;系数地址生成模块,生成系数的地址,将所述系数的地址输出;并接收存储控制模块的系数数据,将系数数据拆分后输出;操作数地址生成模块,生成操作数的存储地址并输出;接收存储控制模块的操作数数据,将数据拆分后并输出;前馈网络计算模块,接收拆分后的系数数据与操作数数据,包含若干路并行计算的计算单元;神经元地址生成模块,接收前馈网络计算模块计算得到的神经元数据,生成神经元的存储地址和神经元数据,并将所述神经元的存储地址和神经元数据输出。有益效果:可扩展性好,并行度可调,加速比高;支持流水操作,资源消耗少。

    一种可重构回波脉冲与光声信号的采集和预处理系统

    公开(公告)号:CN108594714B

    公开(公告)日:2021-11-16

    申请号:CN201810480854.2

    申请日:2018-05-18

    Applicant: 南京大学

    Abstract: 本发明涉及可重构回波脉冲与光声信号的采集和预处理系统,包括发射板卡,通过电缆连接换能器探头,控制换能器发射超声波;接收板卡,包括总线接口、存储模块、接收触发模块、动态聚焦模块、多个预处理模块以及模拟前端,每个模拟前端通过电缆连接超声换能器阵列,接收超声换能器阵列发出的模拟信号,将动态聚焦保存至所述存储模块中;控制板,通过总线接口与发射板卡、接收板卡完成数据传输和参数配置,与上位机进行数据传输,并接收激光器发出的用以触发接收板卡的同步脉冲。所述方法基于FPGA,仅需根据实际需要和其它硬件配置调整FPGA中的参数,即可适用于不同超声换能器阵列、不同扫描方式、不同应用的光声、超声成像,且可以在这两种成像模式之间进行切换。

    一种极化码的自适应连续消除优先译码方法

    公开(公告)号:CN113131950A

    公开(公告)日:2021-07-16

    申请号:CN202110442919.6

    申请日:2021-04-23

    Applicant: 南京大学

    Abstract: 本发明提供了一种极化码的自适应连续消除优先译码方法,其中所述方法采用基于优先级的搜索策略和网格存储策略,使用优先队列存储优先级信息并根据码字的子节点类型指导候选路径的扩展,使用网格结构计算并存储中间结果,同时采用一种基于路径度量的自适应节点插入策略来减少优先队列中的路径数量,通过优先级队列与网格结构的迭代信息交互,完成极化码译码。本发明的目的在于,利用优先级搜索策略降低译码算法的复杂度,通过自适应节点插入策略避免了大多数不必要的路径扩展,在保证译码性能的同时,显著降低了算法的时间复杂度。

    基于CORDIC算法的复对数实现方法、装置、设备及计算机存储介质

    公开(公告)号:CN113127802A

    公开(公告)日:2021-07-16

    申请号:CN202110459595.7

    申请日:2021-04-27

    Applicant: 南京大学

    Abstract: 本发明首次提出了一种基于CORDIC算法的复对数实现方法、装置、设备及计算机存储介质,主要利用圆周向量模块(VC‑CORDIC),双曲向量模块(VH‑CORDIC)进行联级操作。首先,将所需计算目标的实部和虚部输入圆周向量模块(VC‑CORDIC)进行迭代计算,VC‑CORDIC模块得出所求结果的虚部以及实部中间值;然后将实部中间值的相邻值作为VH‑CORDIC模块的输入进行迭代计算,得出的结果经过减法和移位操作之后得到所求结果的实部,进一步减少了计算的复杂度,相比于传统的查找表、线性近似的方法,本发明具有精度高、面积小、功耗低的特点。

    一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法

    公开(公告)号:CN112199317A

    公开(公告)日:2021-01-08

    申请号:CN202011163715.0

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法,能够实现RISCV处理器对Flash存储器数据的高速读取。该桥接系统包括:RISCV处理器总线接口,该RISCV处理器采用自定义的ICB总线协议;Flash存储器总线接口,该Flash存储器采用SPI总线协议;ICB控制模块,用来对RISCV处理器发起的总线事务进行处理;SPI总线模块,用来对Flash存储器发起总线事务请求;ICB‑SPI交互模块,用来实现ICB控制模块和SPI控制模块的信号交互。异步电路的设计让RISCV处理器和Flash存储器都能够工作在各自的最高频率下,保证了整个系统的工作效率。与传统的桥接模块相比,本发明不需要异步FIFO完成跨时钟域信号处理,能够减少桥接模块的面积消耗。

    一种拉普拉斯频率响应的硬件实现方法

    公开(公告)号:CN111061150B

    公开(公告)日:2020-11-27

    申请号:CN201911014333.9

    申请日:2019-10-23

    Applicant: 南京大学

    Abstract: 本发明涉及一种拉普拉斯频率响应的硬件实现方法,包括:主控制模块,源数据地址生产模块,结果地址生成模块,计算阵列模块,存储资源模块。所述的主控制模块一方面控制存储单元和运算单元的信号,另一方面实现存储单元和控制单元之间的数据交换;所述的源数据地址生成模块完成读取地址的生成;所述的结果地址生成模块完成写入地址的生成;所述的计算阵列模块由一系列运算单元组成,包括乘法器和加法器;所述的存储资源模块包含一系列存储单元。与传统的方法相比,本发明充分利用硬件的并行性以及数据的重用,加快了求拉普拉斯频率响应的运算速度。

    一种提高深度残差脉冲神经网络精度以优化图像分类的方法及其系统

    公开(公告)号:CN111860790A

    公开(公告)日:2020-10-30

    申请号:CN202010772308.3

    申请日:2020-08-04

    Applicant: 南京大学

    Abstract: 本发明涉及一种提高深度残差脉冲神经网络精度以优化图像分类的方法及其系统,本发明所公开的方法以深度残差神经网络向深度残差脉冲神经网络的转化过程为优化对象,在转化过程中对网络层进行解析、标准化、转换,并进行针对性优化,证明了优化后的深度残差脉冲神经网络在复杂图像识别问题上的有效性;该优化方法提出了迭代平均标准化策略,解决了在对残差神经网络结构中的短路连接进行转化时所面临的标准化难题;该算法优化后的深度残差脉冲神经网络稀疏度高、无乘法的算法性质决定了计算的高效性和硬件友好性;在MNIST数据集上测试时,转化后生成的深度残差脉冲神经网络无精度损失,在CIFAR10数据集上测试的结果仅有1.3%的精度损失,优于现有技术水平。

    一种拉普拉斯频率响应的硬件实现方法及系统

    公开(公告)号:CN111061150A

    公开(公告)日:2020-04-24

    申请号:CN201911014333.9

    申请日:2019-10-23

    Applicant: 南京大学

    Abstract: 本发明涉及一种拉普拉斯频率响应的硬件实现方法及系统。包括:主控制模块,源数据地址生产模块,结果地址生成模块,计算阵列模块,存储资源模块。所述的主控制模块一方面控制存储单元和运算单元的信号,另一方面实现存储单元和控制单元之间的数据交换;所述的源数据地址生成模块完成读取地址的生成;所述的结果地址生成模块完成写入地址的生成;所述的计算阵列模块由一系列运算单元组成,包括乘法器和加法器;所述的存储资源模块包含一系列存储单元。与传统的方法相比,本发明充分利用硬件的并行性以及数据的重用,加快了求拉普拉斯频率响应的运算速度。

    一种基于2型双曲CORDIC任意指数函数的计算系统

    公开(公告)号:CN109739470A

    公开(公告)日:2019-05-10

    申请号:CN201811653497.1

    申请日:2018-12-30

    Applicant: 南京大学

    Abstract: 本发明涉及基于2型双曲CORDIC任意指数函数的计算系统,包括:核心算法控制模块,通过任务调度以及连接其他模块使得整个设计方案依序执行;2型双曲旋转模式CORDIC模块,通过多次迭代计算出以2为底、任意指数的指数函数结果;2型双曲向量模式CORDIC模块,通过多次迭代计算出以2为底、任意真数的对数函数结果;基本运算模块,包括浮点转换单元、延时单元、加法单元和乘法单元,根据输入的浮点型底数、定点型指数,利用这四个单元以及上述两个模块计算并输出类浮点型结果。有益效果:本发明支持任意浮点型底数、任意定点型指数进行指数函数运算,解决了传统固定硬件电路无法实现更广范围内的指数函数运算的问题。

Patent Agency Ranking