基于余数系统和BFV方案的同态加密重线性化方法及系统

    公开(公告)号:CN115203718A

    公开(公告)日:2022-10-18

    申请号:CN202210567493.1

    申请日:2022-05-24

    Applicant: 南京大学

    Abstract: 基于余数系统和BFV方案的同态加密重线性化方法及系统,所述方法包括读取同态乘法计算得到的第三项密文多项式;将所述第三项密文多项式按照RNS的各个基进行分解,获得每个基的分量;将所述每个基的分量复制到RNS各个基对应的若干组通道中,形成分解后的第三项密文多项式组;对所述分解后的第三项密文多项式组和两组重线性化密钥组进行NTT变换,并对其结果依序进行内积运算和INTT变换,得到两组第三项密文多项式的输出结果;将两组第三项密文多项式的输出结果,分别与同态乘法计算得到的第一项密文多项式、第二密文多项式相加,获得重线性化后的两项密文。通过对同态乘法中运算量最大的重线性化部分进行加速,大大提高了同态乘法的效率。

    一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法

    公开(公告)号:CN112199317A

    公开(公告)日:2021-01-08

    申请号:CN202011163715.0

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法,能够实现RISCV处理器对Flash存储器数据的高速读取。该桥接系统包括:RISCV处理器总线接口,该RISCV处理器采用自定义的ICB总线协议;Flash存储器总线接口,该Flash存储器采用SPI总线协议;ICB控制模块,用来对RISCV处理器发起的总线事务进行处理;SPI总线模块,用来对Flash存储器发起总线事务请求;ICB‑SPI交互模块,用来实现ICB控制模块和SPI控制模块的信号交互。异步电路的设计让RISCV处理器和Flash存储器都能够工作在各自的最高频率下,保证了整个系统的工作效率。与传统的桥接模块相比,本发明不需要异步FIFO完成跨时钟域信号处理,能够减少桥接模块的面积消耗。

    一种脉冲神经网络计算阵列

    公开(公告)号:CN113269317B

    公开(公告)日:2024-05-31

    申请号:CN202110400723.0

    申请日:2021-04-14

    Applicant: 南京大学

    Abstract: 本发明提出一种脉冲神经网络计算阵列,可以支持卷积——池化的连续运算,可以支持脉冲神经网络的并行推理运算,提高算法推理过程中的执行效率。本发明包括若干个脉冲神经网络计算单元构成的脉冲神经网络计算簇,每个脉冲神经网络计算单元中包括膜电位累加器、脉冲发射器、池化缓冲区和池化比较器。其中膜电位累加器与脉冲发射器互相电性连接,脉冲发射器与池化缓冲区和池化比较器互相电性连接。其中,膜电位累加器用于对输入的脉冲序列进行累加运算;脉冲发射器根据累加器输入的膜电位,判断是否向下一级发射脉冲;池化缓冲区对脉冲发射器的脉冲进行计数和缓存;池化比较器对缓冲区的输入进行比较运算。

    模乘精简的同态加密神经网络线性层硬件加速方法及系统

    公开(公告)号:CN115776367A

    公开(公告)日:2023-03-10

    申请号:CN202211356621.4

    申请日:2022-11-01

    Applicant: 南京大学

    Abstract: 本发明公开了一种模乘精简的同态加密神经网络线性层硬件加速方法及系统,该方法包括:用户端接收输入的神经网络模型的权重数据,并采用加法二次幂方法进行量化,然后进行重排和转置;用户端接收输入的神经网络模型的源数据,并采用img2col的方式进行重排,然后进行转置,并编码为明文多项式;用户端将编码后的明文多项式加密为同态加密方案对应的密文,并与处理后的权重数据一起发送到硬件加速器;硬件加速器对密文和权重数据开启同态加密条件下的神经网络线性层运算,并将运算结果反馈到用户端。本发明减小了模乘运算器的计算周期和资源开销,提升了计算效率。

    一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法

    公开(公告)号:CN112260980B

    公开(公告)日:2021-10-26

    申请号:CN202011163735.8

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法,包括用于控制所有计算模块和存储模块的核心控制模块;用于存储计算出的导频相位角和调制后信号的初始相位角结果数据的存取模块;用于计算定点复数信号的相位角结果的计算模块;以及运用导频点的相位角信息进行均值计算,并对调制后信号的初始相位角结果进行超前相位噪声补偿的超前预测相位噪声补偿模块。本发明在硬件上采用超前预测相位噪声的方式对调制信号的相位进行相位补偿,确保通信硬件实现中的性能和精度要求,降低硬件资源消耗,降低硬件的功耗,全流水地执行硬件计算,能够符合通信系统中的传输特征,适合各个场景下的通信系统中硬件实现相位噪声补偿过程。

    一种离散高斯噪声的并行生成方法及硬件结构

    公开(公告)号:CN113986196B

    公开(公告)日:2025-03-25

    申请号:CN202111240344.6

    申请日:2021-10-25

    Applicant: 南京大学

    Abstract: 本发明提供了一种离散高斯噪声的并行生成方法及硬件结构,属于密码学算法硬件设计领域,包括:真随机数缓冲区、随机比特寄存器、比特搜索模块、结果输出处理模块、控制状态机、结果缓冲区。本发明的提出了一种基于Knuth‑Yao算法的离散高斯噪声的生成方法及硬件结构,可以生成格密码学中所需要的离散高斯噪声。本发明在保证噪声分布的密码学安全性的同时,降低了采样时延,提高了并行度,并减少了查找的空间复杂度,提高了格密码算法的运行效率。

    一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法

    公开(公告)号:CN113128675A

    公开(公告)日:2021-07-16

    申请号:CN202110431741.5

    申请日:2021-04-21

    Applicant: 南京大学

    Abstract: 本发明提出一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法,利用SNN基于事件驱动的特性,通过硬件来实现SNN中的卷积计算,为图像分割中的SNN提出了一种有效的卷积调度方法;该方法通过FIFO缓存输入的神经元状态,并送入“1”过滤器实现有效状态的过滤,避免无效状态参与计算,提高计算效率,且无需乘法计算;根据数据流特点,特殊考虑并行存储结构,使用较少的存储资源达到并行存储,以适配计算单元的高并行算力;计算过程中每个time step的结果原位存回,提高存储资源利用率;最终可实现基于脉冲神经网络任意规格输入的3×3卷积计算,支持64路并行计算;该方法提高了神经网络中卷积计算的性能,降低计算复杂度和功耗,同时具有较高灵活性。

    一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法

    公开(公告)号:CN113128675B

    公开(公告)日:2023-12-26

    申请号:CN202110431741.5

    申请日:2021-04-21

    Applicant: 南京大学

    Abstract: 本发明提出一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法,利用SNN基于事件驱动的特性,通过硬件来实现SNN中的卷积计算,为图像分割中的SNN提出了一种有效的卷积调度方法;该方法通过FIFO缓存输入的神经元状态,并送入“1”过滤器实现有效状态的过滤,避免无效状态参与计算,提高计算效率,且无需乘法计算;根据数据流特点,特殊考虑并行存储结构,使用较少的存储资源达到并行存储,以适配计算单元的高并行算力;计算过程中每个time step的结果原位存回,提高存储资源利用率;最终可实现基于脉冲神经网络任意规格输入的3×3卷积计算,支持64路并行计算;该方法提高了神经网络中卷积计算的性能,降低计算复杂度和功耗,同时具有较高灵活性。

    一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法

    公开(公告)号:CN112199317B

    公开(公告)日:2022-10-18

    申请号:CN202011163715.0

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法,能够实现RISCV处理器对Flash存储器数据的高速读取。该桥接系统包括:RISCV处理器总线接口,该RISCV处理器采用自定义的ICB总线协议;Flash存储器总线接口,该Flash存储器采用SPI总线协议;ICB控制模块,用来对RISCV处理器发起的总线事务进行处理;SPI总线模块,用来对Flash存储器发起总线事务请求;ICB‑SPI交互模块,用来实现ICB控制模块和SPI控制模块的信号交互。异步电路的设计让RISCV处理器和Flash存储器都能够工作在各自的最高频率下,保证了整个系统的工作效率。与传统的桥接模块相比,本发明不需要异步FIFO完成跨时钟域信号处理,能够减少桥接模块的面积消耗。

    一种离散高斯噪声的并行生成方法及硬件结构

    公开(公告)号:CN113986196A

    公开(公告)日:2022-01-28

    申请号:CN202111240344.6

    申请日:2021-10-25

    Applicant: 南京大学

    Abstract: 本发明提供了一种离散高斯噪声的并行生成方法及硬件结构,属于密码学算法硬件设计领域,包括:真随机数缓冲区、随机比特寄存器、比特搜索模块、结果输出处理模块、控制状态机、结果缓冲区。本发明的提出了一种基于Knuth‑Yao算法的离散高斯噪声的生成方法及硬件结构,可以生成格密码学中所需要的离散高斯噪声。本发明在保证噪声分布的密码学安全性的同时,降低了采样时延,提高了并行度,并减少了查找的空间复杂度,提高了格密码算法的运行效率。

Patent Agency Ranking