一种脉冲神经网络计算阵列

    公开(公告)号:CN113269317B

    公开(公告)日:2024-05-31

    申请号:CN202110400723.0

    申请日:2021-04-14

    Applicant: 南京大学

    Abstract: 本发明提出一种脉冲神经网络计算阵列,可以支持卷积——池化的连续运算,可以支持脉冲神经网络的并行推理运算,提高算法推理过程中的执行效率。本发明包括若干个脉冲神经网络计算单元构成的脉冲神经网络计算簇,每个脉冲神经网络计算单元中包括膜电位累加器、脉冲发射器、池化缓冲区和池化比较器。其中膜电位累加器与脉冲发射器互相电性连接,脉冲发射器与池化缓冲区和池化比较器互相电性连接。其中,膜电位累加器用于对输入的脉冲序列进行累加运算;脉冲发射器根据累加器输入的膜电位,判断是否向下一级发射脉冲;池化缓冲区对脉冲发射器的脉冲进行计数和缓存;池化比较器对缓冲区的输入进行比较运算。

    一种基于单向脉动阵列的堆栈式自编码系统及方法

    公开(公告)号:CN110232441B

    公开(公告)日:2023-05-09

    申请号:CN201910528794.1

    申请日:2019-06-18

    Applicant: 南京大学

    Abstract: 本发明的基于单向脉动阵列的堆栈式自编码算法推理的硬件实现,包括信号控制模块、输入输出控制模块、数据地址产生模块和计算阵列模块;信号控制模块:接收开始信号,控制各模块间通信,产生结束信号;输入输出控制模块:输入时读取片外DDR的数据并按特定方式存入片内SRAM,输出时将片内SRAM数据按特定方式写回DDR;数据地址产生模块:生成源数据或结果数据地址;计算阵列模块:以单向脉动阵列的方式进行神经网络算法的推理运算。本发明支持批处理,支持流水操作,通过乒乓操作实现部分计算时间和访存时间的隐藏,加速比高,可扩展性好。

    一种面向低位宽卷积神经网络的可重构激活量化池化系统

    公开(公告)号:CN109389212A

    公开(公告)日:2019-02-26

    申请号:CN201811646433.9

    申请日:2018-12-30

    Applicant: 南京大学

    Abstract: 本发明的面向低位宽卷积神经网络的可重构激活量化池化系统包括:若干个可重构激活量化池化处理单元,用于执行激活、量化、池化操作,并且执行工作模式激活-量化工作模式或激活-量化-池化工作模式的可重构操作;存储单元控制器,用于控制不同配置下可重构激活量化池化单元和存储单元的数据传输;存储单元,用于暂存池化操作中所需的卷积层结果数据。软件优化设计通过将低位宽卷积神经网络的激活、量化等若干步骤简化为一个步骤,可减少冗余计算且不改变原始功能。有益效果:通过将激活、量化、池化三个步骤以可重构的方式映射在同一硬件单元上,减少了硬件资源面积;采用软硬件协同优化的方法,具有面积小、功耗低、灵活性高的特点。

    一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法

    公开(公告)号:CN113128675B

    公开(公告)日:2023-12-26

    申请号:CN202110431741.5

    申请日:2021-04-21

    Applicant: 南京大学

    Abstract: 本发明提出一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法,利用SNN基于事件驱动的特性,通过硬件来实现SNN中的卷积计算,为图像分割中的SNN提出了一种有效的卷积调度方法;该方法通过FIFO缓存输入的神经元状态,并送入“1”过滤器实现有效状态的过滤,避免无效状态参与计算,提高计算效率,且无需乘法计算;根据数据流特点,特殊考虑并行存储结构,使用较少的存储资源达到并行存储,以适配计算单元的高并行算力;计算过程中每个time step的结果原位存回,提高存储资源利用率;最终可实现基于脉冲神经网络任意规格输入的3×3卷积计算,支持64路并行计算;该方法提高了神经网络中卷积计算的性能,降低计算复杂度和功耗,同时具有较高灵活性。

    一种基于迭代和可重构方式的复协方差矩阵计算系统

    公开(公告)号:CN109446478B

    公开(公告)日:2021-09-28

    申请号:CN201811284263.4

    申请日:2018-10-30

    Applicant: 南京大学

    Abstract: 本发明涉及基于迭代和可重构方式的复协方差矩阵计算系统,包括片上SRAM存储器、片外DDR存储器、可重构单元、DMA控制器以及加速核,所述加速核包括:矩阵协方差运算模块,通过迭代计算方式轮询片上SRAM存储器的各区域源数据,并计算出下三角协方差矩阵;共轭对称模块,根据协方差矩阵的共轭对称性质,将下三角协方差矩阵通过地址映射和重构存储的方式得出完整的复协方差矩阵,形成最终的运算结果;DMA接口函数模块,将通过DMA方式从片外DDR存储器读入的数据按分区方式存入片上SRAM存储器。有益效果:本发明支持任意列数的复矩阵进行协方差运算,降低了传统硬件实现方式的源数据计算量以及多次将结果数据写回DDR的时间。

    一种基于贪婪式算法的多通道DDR控制器

    公开(公告)号:CN108763116B

    公开(公告)日:2021-08-06

    申请号:CN201810489117.9

    申请日:2018-05-21

    Applicant: 南京大学

    Abstract: 本发明提供了基于贪婪式算法的多通道DDR控制器,与外部总线通信连接,所述控制器包括:分布式控制器、访存请求调度器以及存储颗粒,所述存储颗粒提供数据通道,分布式控制器与数据通道一一对应连接,各分布式控制器通过连接到同一个访存请求调度器与外部总线进行交互;访存请求调度器对总线上发起的访存请求按贪婪式调度算法进行重排序,再将所述访存请求分配到空闲的数据通道上执行。有益效果:能够减少处理同一请求序列所需要的总的时间,进而提高多通道DDR的访存性能。

    一种系统传递函数辨识算法的硬件实现方法及运行该方法的计算机设备与可读存储介质

    公开(公告)号:CN111061675A

    公开(公告)日:2020-04-24

    申请号:CN201911045111.3

    申请日:2019-10-30

    Applicant: 南京大学

    Abstract: 本发明涉及一种系统传递函数辨识算法的硬件实现方法及运行该方法的计算机设备与可读存储介质,该实现架构包括:总控制模块,可重构控制模块,计算阵列模块,存储资源模块;所述的总控制模块可控制整个计算流程,包括子算法执行顺序、参数配置等;所述的可重构控制模块包括所有子算法控制模块,可用于控制不同阶段下的数据传输、重构模式等;所述的计算阵列模块由一系列运算单元组成,包括乘法器、加法器、除法器;所述的存储资源模块包含一系列存储单元。与传统的方法相比,本发明充分利用硬件的并行性以及资源的重用,可加快系统传递函数辨识算法的迭代速度。

    一种提高深度残差脉冲神经网络精度以优化图像分类的方法及其系统

    公开(公告)号:CN111860790B

    公开(公告)日:2024-11-22

    申请号:CN202010772308.3

    申请日:2020-08-04

    Applicant: 南京大学

    Abstract: 本发明涉及一种提高深度残差脉冲神经网络精度以优化图像分类的方法及其系统,本发明所公开的方法以深度残差神经网络向深度残差脉冲神经网络的转化过程为优化对象,在转化过程中对网络层进行解析、标准化、转换,并进行针对性优化,证明了优化后的深度残差脉冲神经网络在复杂图像识别问题上的有效性;该优化方法提出了迭代平均标准化策略,解决了在对残差神经网络结构中的短路连接进行转化时所面临的标准化难题;该算法优化后的深度残差脉冲神经网络稀疏度高、无乘法的算法性质决定了计算的高效性和硬件友好性;在MNIST数据集上测试时,转化后生成的深度残差脉冲神经网络无精度损失,在CIFAR10数据集上测试的结果仅有1.3%的精度损失,优于现有技术水平。

    一种基于极化码的自适应堆栈译码方法及系统

    公开(公告)号:CN109450456B

    公开(公告)日:2021-09-28

    申请号:CN201811284264.9

    申请日:2018-10-30

    Applicant: 南京大学

    Abstract: 本发明涉及基于极化码的自适应堆栈译码方法及系统,该系统包括:控制单元,路径计算单元,决策单元,堆栈排序单元。所述的控制单元为整个译码过程提供了控制信息;所述的路径计算单元计算出每条路径的转移概率;所述的决策单元通过两种配合使用的自适应策略来限制搜索宽度和存储堆栈深度;所述的堆栈排序单元对所有的候选路径按转移概率从大到小进行排序。有益效果:本发明提出了两种自适应策略,新增了决策单元,通过路径剪枝操作,大大降低了算法的计算复杂度和空间复杂度,并保证了译码性能,适用于各种信道场景。

    一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法

    公开(公告)号:CN113128675A

    公开(公告)日:2021-07-16

    申请号:CN202110431741.5

    申请日:2021-04-21

    Applicant: 南京大学

    Abstract: 本发明提出一种基于脉冲神经网络的无乘法卷积调度器及其硬件实现方法,利用SNN基于事件驱动的特性,通过硬件来实现SNN中的卷积计算,为图像分割中的SNN提出了一种有效的卷积调度方法;该方法通过FIFO缓存输入的神经元状态,并送入“1”过滤器实现有效状态的过滤,避免无效状态参与计算,提高计算效率,且无需乘法计算;根据数据流特点,特殊考虑并行存储结构,使用较少的存储资源达到并行存储,以适配计算单元的高并行算力;计算过程中每个time step的结果原位存回,提高存储资源利用率;最终可实现基于脉冲神经网络任意规格输入的3×3卷积计算,支持64路并行计算;该方法提高了神经网络中卷积计算的性能,降低计算复杂度和功耗,同时具有较高灵活性。

Patent Agency Ranking