一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法

    公开(公告)号:CN112199317B

    公开(公告)日:2022-10-18

    申请号:CN202011163715.0

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法,能够实现RISCV处理器对Flash存储器数据的高速读取。该桥接系统包括:RISCV处理器总线接口,该RISCV处理器采用自定义的ICB总线协议;Flash存储器总线接口,该Flash存储器采用SPI总线协议;ICB控制模块,用来对RISCV处理器发起的总线事务进行处理;SPI总线模块,用来对Flash存储器发起总线事务请求;ICB‑SPI交互模块,用来实现ICB控制模块和SPI控制模块的信号交互。异步电路的设计让RISCV处理器和Flash存储器都能够工作在各自的最高频率下,保证了整个系统的工作效率。与传统的桥接模块相比,本发明不需要异步FIFO完成跨时钟域信号处理,能够减少桥接模块的面积消耗。

    一种高频宽带接收机及信号处理方法

    公开(公告)号:CN110350932B

    公开(公告)日:2021-06-18

    申请号:CN201910596448.7

    申请日:2019-07-03

    Applicant: 南京大学

    Abstract: 本发明设计了一种功能可扩展的外差式结构高频宽带接收机,该系统包括:单片机、电源模块、低噪声前置放大器模块、混频器模块、本振信号源模块、中频滤波器模块、数字衰减AGC模块、有效值检波模块、相位鉴频器和包络检波电路模块。有益效果:各个模块采用分立的标准接口设计,具有较高的可拆卸和可拓展性,系统预留了多个测量端口和拓展点,用户可根据实际需求调整已有模块或增加新电路模块,可方便地进行二次开发和性能优化,满足对于突发事件的极端情况中,特定场景或特定信号的专用性设计。

    一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法

    公开(公告)号:CN112260980A

    公开(公告)日:2021-01-22

    申请号:CN202011163735.8

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法,包括用于控制所有计算模块和存储模块的核心控制模块;用于存储计算出的导频相位角和调制后信号的初始相位角结果数据的存取模块;用于计算定点复数信号的相位角结果的计算模块;以及运用导频点的相位角信息进行均值计算,并对调制后信号的初始相位角结果进行超前相位噪声补偿的超前预测相位噪声补偿模块。本发明在硬件上采用超前预测相位噪声的方式对调制信号的相位进行相位补偿,确保通信硬件实现中的性能和精度要求,降低硬件资源消耗,降低硬件的功耗,全流水地执行硬件计算,能够符合通信系统中的传输特征,适合各个场景下的通信系统中硬件实现相位噪声补偿过程。

    一种针对多种加解密计算的可重构加速核心系统及其加速方法

    公开(公告)号:CN112199324A

    公开(公告)日:2021-01-08

    申请号:CN202011163743.2

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种针对多种加解密计算的可重构加速核心系统及其加速方法,通过重构单元改变片内连线方式以改变计算单元的计算顺序,使其复用同一套硬件资源实现多种加解密算法。加速核心系统包括用于接收来自外部算法配置流的顶层控制模块;用于接收来自顶层控制模块的配置数据流的算法控制模块;通过数据处理专用接口与所述算法控制模块相连接的数论运算簇;用于接收来自顶层控制模块的配置数据流的直接存储访问控制模块;以及带有安全处理单元的片内源数据、结果数据存储模块以及密钥存储模块。本发明在顶层控制模块接受到外部算法配置流后,会根据配置流重构算法控制模块与数论运算簇及源数据、结果数据、秘钥存储模块之间的互联关系。

    一种高频宽带接收机及信号处理方法

    公开(公告)号:CN110350932A

    公开(公告)日:2019-10-18

    申请号:CN201910596448.7

    申请日:2019-07-03

    Applicant: 南京大学

    Abstract: 本发明设计了一种功能可扩展的外差式结构高频宽带接收机,该系统包括:单片机、电源模块、低噪声前置放大器模块、混频器模块、本振信号源模块、中频滤波器模块、数字衰减AGC模块、有效值检波模块、相位鉴频器和包络检波电路模块。有益效果:各个模块采用分立的标准接口设计,具有较高的可拆卸和可拓展性,系统预留了多个测量端口和拓展点,用户可根据实际需求调整已有模块或增加新电路模块,可方便地进行二次开发和性能优化,满足对于突发事件的极端情况中,特定场景或特定信号的专用性设计。

    一种多核SoC中DMA模块的功能验证方法

    公开(公告)号:CN110347617A

    公开(公告)日:2019-10-18

    申请号:CN201910597031.2

    申请日:2019-07-03

    Applicant: 南京大学

    Abstract: 本发明涉及了一种多核SoC中DMA模块的功能验证方法,具体步骤为:首先建立基于有向二分图的多核SoC中DMA模块抽象配置模型;然后采用等价类划分算法将原本扁平无序的配置空间转换成了三层的配置空间树;接着采用深度优先算法对配置空间树的叶子节点集进行遍历,得到包含高层次配置信息的无冗余全覆盖叶子节点序列;最后通过内核相关的DMACfg转换函数将每个叶子节点转换成实际DMA的配置信息。有益效果:本发明的证方法可以在保证完备的功能覆盖率基础上最小化验证配置激励集。

    一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法

    公开(公告)号:CN112260980B

    公开(公告)日:2021-10-26

    申请号:CN202011163735.8

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法,包括用于控制所有计算模块和存储模块的核心控制模块;用于存储计算出的导频相位角和调制后信号的初始相位角结果数据的存取模块;用于计算定点复数信号的相位角结果的计算模块;以及运用导频点的相位角信息进行均值计算,并对调制后信号的初始相位角结果进行超前相位噪声补偿的超前预测相位噪声补偿模块。本发明在硬件上采用超前预测相位噪声的方式对调制信号的相位进行相位补偿,确保通信硬件实现中的性能和精度要求,降低硬件资源消耗,降低硬件的功耗,全流水地执行硬件计算,能够符合通信系统中的传输特征,适合各个场景下的通信系统中硬件实现相位噪声补偿过程。

    一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法

    公开(公告)号:CN112199317A

    公开(公告)日:2021-01-08

    申请号:CN202011163715.0

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法,能够实现RISCV处理器对Flash存储器数据的高速读取。该桥接系统包括:RISCV处理器总线接口,该RISCV处理器采用自定义的ICB总线协议;Flash存储器总线接口,该Flash存储器采用SPI总线协议;ICB控制模块,用来对RISCV处理器发起的总线事务进行处理;SPI总线模块,用来对Flash存储器发起总线事务请求;ICB‑SPI交互模块,用来实现ICB控制模块和SPI控制模块的信号交互。异步电路的设计让RISCV处理器和Flash存储器都能够工作在各自的最高频率下,保证了整个系统的工作效率。与传统的桥接模块相比,本发明不需要异步FIFO完成跨时钟域信号处理,能够减少桥接模块的面积消耗。

Patent Agency Ranking