一种针对FPGA的ATE测试向量快速迁移方法

    公开(公告)号:CN118113593A

    公开(公告)日:2024-05-31

    申请号:CN202311435710.2

    申请日:2023-10-31

    Abstract: 一种针对FPGA的ATE测试向量快速迁移方法,包括:(1)根据测试需求,修改Vivado工程源文件,每个工程形成一个文件夹,多个工程形成源文件集;(2)利用FPGA批量仿真工具将步骤(1)的源文件集批量并行运行,生成Vivado工程并进行综合、实现,生成FPGA配置文件,生成仿真相关脚本文件;(3)批量并行运行步骤(2)中的仿真相关脚本文件,生成仿真波形文件。本发明方法通过简洁的人机交互界面,批量并行生成FPGA配置文件,脚本化进行Vivado与ModelSim联合仿真,批量并行生成仿真波形文件,自动化迁移FPGA测试向量,克服了通过IDE或手工输入脚本进行仿真耗时、不友好的缺点,提高了FPGA的ATE测试向量开发效率。

    一种面向SDR处理微系统的多功能辐照效应试验系统

    公开(公告)号:CN118068110A

    公开(公告)日:2024-05-24

    申请号:CN202410169450.7

    申请日:2024-02-06

    Abstract: 本发明提供的一种面向SDR处理微系统的多功能辐照效应试验系统中,微系统测试模块可以对被测微系统及各存储模块进行测试,同时采集微系统测试模块温度,接收多功能监测模块的信息,并通过多功能监测模块发出的指令进行各项测试;多功能监测模块可以监测被测微系统状态信息,包括被测微系统各路电流、存储模块状态、功能接口状态及高速通信接口状态等,用于实时监测微系统工作状态并根据反馈进行控制;人机交互模块负责实时显示被测微系统实时状态信息,同时通过指令进行控制被测微系统及多功能监测模块工作状态。本发明用以克服现有微系统辐照试验系统功能单一、精度不高及难以控制等缺陷,有效提高了实验人员对实验结果的分析准确度。

    一种星载北斗三代多频导航接收系统

    公开(公告)号:CN112835069A

    公开(公告)日:2021-05-25

    申请号:CN202011196435.X

    申请日:2020-10-30

    Abstract: 本发明一种星载北斗三代多频导航接收系统,实现了射频处理单元、基带处理单元、flash存储单元一体化设计,突破了传统的FPGA+DPS模式,将在轨应用的射频处理单元和基带处理单元集成在一起,以SIP的形式实现星载导航定位。本发明的接收系统包括射频接收天线、射频滤波放大电路、晶振、定位信号处理系统(SIP)、电源模块、电压监测电路及温度监测电路。本发明将北斗三代B1c、B1I和GPS L1作为输入信号,经射频滤波放大电路完成滤波处理,利用定位信号处理模块同时解调B1c、B1I、L1多频信号并进行定位解算;同时采用PMF+FFT快速捕获算法及多频点自适应信号处理策略,极大的缩短了首次启动定位时间,扩大信号动态跟踪范围,支持高动态场景下的定位解算,适用于星载导航领域。

    一种星载北斗三代多频导航接收系统

    公开(公告)号:CN112835069B

    公开(公告)日:2023-12-19

    申请号:CN202011196435.X

    申请日:2020-10-30

    Abstract: 本发明一种星载北斗三代多频导航接收系统,实现了射频处理单元、基带处理单元、flash存储单元一体化设计,突破了传统的FPGA+DPS模式,将在轨应用的射频处理单元和基带处理单元集成在一起,以SIP的形式实现星载导航定位。本发明的接收系统包括射频接收天线、射频滤波放大电路、晶振、定位信号处理系统(SIP)、电源模块、电压监测电路及温度监测电路。本发明将北斗三代B1c、B1I和GPS L1作为输入信号,经射频滤波放大电路完成滤波处理,利用定位信号处理模块同时解调B1c、B1I、L1多频信号并进行定位解算;同时采用PMF+FFT快速捕获算法及多频点自适应信号处理策略,极大的缩短了首次启动定位时间,扩大信号动态跟踪范围,支持高动态场景下的定位解算,适用于星载导航领域。

    一种基于IRIG-B码的嵌入式时间统一系统

    公开(公告)号:CN111123692B

    公开(公告)日:2021-06-08

    申请号:CN201911195120.0

    申请日:2019-11-28

    Abstract: 本发明提供的基于IRIG‑B码的嵌入式时间统一系统中,时间提取模块可以接收外部天线接收到的GPS及北斗信号的ZDA格式时间消息,用于提取出有效时间信息并传输给时间整合模块,时间整合模块接收到有效的时间信息,转换为8421BCD码的天、月、日、时、分、秒,并计算出TOD时间,B码转换模块,将得到的上述指定格式的时间信息根据IRIG‑B码的格式要求进行转换,并加载TOD时间,将得到的最终携带时间信息的IRIG‑B码信号传输给总控输出模块。总控输出模块显示时间信息、时区信息及信号源信息,还可以输出携带时间信息的IRIG‑B码信号。本发明用以克服现有时间统一系统方案设计中成本高昂、信号单一、不易调试等缺陷。

Patent Agency Ranking