-
公开(公告)号：CN117476722A
公开(公告)日：2024-01-30
申请号：CN202311498114.9
申请日：2023-11-10
Applicant: 北京信息科技大学
IPC: H01L27/146 , H10K39/32 , H10K71/00
Abstract: 本申请涉及一种具有红外增强功能的图像传感器像素，包括：中介层，包括第一表面以及与所述第一表面相对的第二表面；光电二极管，靠近所述第一表面设置，所述光电二极管响应于入射光生成第一光生电荷；第一传输栅，位于所述第一表面，用于将所述第一光生电荷传输到浮动扩散点；红外光敏材料层，靠近所述第二表面设置，所述红外光敏材料层响应于入射光而生成第二光生电荷；浮动扩散点，位于所述第一表面，用于存储从所述光电二极管转移的第一光生电荷，以及存储从所述红外光敏材料层转移的第二光生电荷。本申请能够提升图像传感器在NIR波段的电学性能。
-
Patent Agency Ranking
公开(公告)号：CN117457694A
公开(公告)日：2024-01-26
申请号：CN202311498124.2
申请日：2023-11-10
Applicant: 北京信息科技大学
IPC: H01L27/146 , H10K39/32 , H10K71/00
Abstract: 本申请涉及一种具有红外增强功能的图像传感器像素，包括入射面以及与所述入射面相对的非入射面，其特征在于，所述图像传感器像素包括：红外光敏材料层，靠近所述入射面或所述非入射面设置，所述红外光敏材料层响应于入射光而生成第二光生电荷；第一电极以及第二电极，用于收集所述红外光敏材料层生成的所述第二光生电荷，并将所述第二光生电荷转移到浮动扩散点；隔离结构，垂直于所述入射面且围绕所述红外光敏材料层设置，所述隔离结构用于隔离相邻的像素，其中，所述相邻的像素为RGB像素。本申请能够提升图像传感器在近红外波段的电学性能。
-
公开(公告)号：CN111175631A
公开(公告)日：2020-05-19
申请号：CN201811337347.X
申请日：2018-11-12
Applicant: 北京信息科技大学
IPC: G01R31/28
Abstract: 本发明涉及一种利用机器学习动态计算高速互连通道的孔洞率并判定该互连通道能否自动修复部分孔洞的方法。用机器学习训练数据得到互连通道的误码率和空洞率之间的拟合函数，在已知误码率的条件下通过该拟合函数便可计算出空洞率。本发明提出了一种新的动态计算互连通道的空洞率的方法，避免了传统切割法对通道结构的损坏。本发明还提出了一种新的互连通道检测策略，可以计算出能自动修复部分空洞的互连通道，提高了互连通道的利用率，提升了整个互连通道阵列的传输性能，延长了互连通道阵列的工作寿命，进而延长了整个电子设备的使用寿命，减少经济损失。
-
公开(公告)号：CN110620097A
公开(公告)日：2019-12-27
申请号：CN201810634826.1
申请日：2018-06-20
Applicant: 北京信息科技大学
IPC: H01L23/48
Abstract: 本发明涉及一种三维集成电路芯片中冗余硅通孔的容错结构和方法，其目的是通过重构冗余结构对缺陷TSV进行容错，使芯片恢复正常工作。本发明公开了一种双重冗余容错结构，具体为根据数据位宽的大小将TSV阵列动态划分成若干个TSV簇单元，在TSV簇单元中包含信号TSV簇单元和冗余TSV簇单元，且在每个信号TSV簇单元中配备一定比例的冗余TSV结构，即在TSV阵列中既存在分散冗余TSV容错结构又存在聚集的冗余TSV容错结构。本发明公开的双重冗余容错结构可以根据数据位宽进行重构，具有较高的灵活性，该结构既能实现单独分散出现的TSV缺陷的容错又能实现TSV簇缺陷的容错，大大提高了三维集成电路芯片的容错能力，进一步提高了芯片的可靠性。
-
公开(公告)号：CN119944265A
公开(公告)日：2025-05-06
申请号：CN202510155876.1
申请日：2025-02-12
Applicant: 北京信息科技大学
Abstract: 本发明公开了一种基于陶瓷基板的垂直互连同轴传输结构及其制备方法，其包括陶瓷基板、介质基板和BCB基板，BCB基板的顶面设置有共面波导传输线，介质基板的顶面设置有微带传输线，陶瓷基板的中部嵌设有同轴传输结构；同轴传输结构包括同轴金属柱、套设在同轴金属柱外侧的介质层和套设在介质层外侧的外金属层，同轴金属柱的底部通过BGA与共面波导传输线连接，同轴金属柱的顶部与介质基板内的垂直金属柱连接，垂直金属柱与微带传输线连接；本方案具有工作频率高、工作频段宽、插入损耗低等优异的电特性，互连传输距离短，简化了工艺流程，适合批量生产。
-
公开(公告)号：CN116469939A
公开(公告)日：2023-07-21
申请号：CN202310566357.5
申请日：2023-05-18
Applicant: 北京信息科技大学
IPC: H01L29/786 , H01L21/34
Abstract: 本发明公开了一种垂直沟道结构氧化物晶体管的制备方法，属于集成电路领域。该氧化物晶体管包括衬底、栅电极、栅电极隔离层、栅介质、有源层、间隔层、源电极和漏电极，涉及单源漏电极结构和双源漏电极结构两种类型。该垂直结构氧化物晶体管有如下优点：一方面，充分利用栅电极和源漏电极对有源层载流子的调控能力，在施加偏压的情况下，有源层中形成两条电流输运路径，这种新型电流输运模式有利于提高迁移率和驱动电流，改善器件的电学性能；另一方面，制备工艺与传统集成电路工艺兼容，具有实施步骤简单、工艺温度低、技术迁移性强等优点，可作为先进集成电路的技术储备。因此，本发明有望实现高性能垂直沟道氧化物晶体管的规模化制备，推动基于氧化物晶体管的无电容DRAM和三维单片集成芯片的实际产品化，具有非常重要的应用价值。
-
-
-
-
-
Search Results
16
records
(took 0.037 seconds)
