-
公开(公告)号：CN101453641A
公开(公告)日：2009-06-10
申请号：CN200710178291.3
申请日：2007-11-29
Applicant: 北京中电华大电子设计有限责任公司
IPC: H04N7/26
Abstract: 本发明描述了一种用于传输流(TS流)解复用的硬件结构和实现方法，该电路具有软件接口控制寄存器，便于采用软硬件协同工作的方式，对符合DVB标准的TS流进行解复用。由硬件电路将TS流中各种类型数据分别提取并存储于主存储器中，然后通知主控CPU以便于其做下一步的解码控制。本发明主要提出硬件电路的结构及实现方法，以满足集成于机顶盒或数字电视接收SOC芯片的需求。电路结构主要包括输入部分、包处理部分、输出部分和总线接口部分。
-
公开(公告)号：CN101312412A
公开(公告)日：2008-11-26
申请号：CN200710099616.9
申请日：2007-05-25
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明提供一种在嵌入式环境下的以太网传输系统，属于通讯技术领域。其技术核心是通过ARP处理实现灵活的网络连接，使用协议栈实现数据的封装和解析，在嵌入式系统中实现以太网传输过程中的客户端和服务器进程，系统根据发送数据的需要自动切换运行状态。本发明可以应用在网络传输方面，特别适合需要数据实时传输的监控系统。
-
公开(公告)号：CN108256356A
公开(公告)日：2018-07-06
申请号：CN201611241559.9
申请日：2016-12-29
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F21/76
Abstract: 本发明提出一种抵抗芯片寄存器故障注入的方法。应用在有安全要求的各种安全芯片中，如电子身份证、金融卡、社保卡、公交卡芯片等，本发明可以配合其他芯片复位机制保护芯片不被非法影响或侵入，从而提高对芯片内部资源的安全保护强度。
-
公开(公告)号：CN108256319A
公开(公告)日：2018-07-06
申请号：CN201611241403.0
申请日：2016-12-29
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F21/55
Abstract: 本发明提出一种延时锁止芯片的方法。应用在有安全要求的各种安全芯片中，如电子身份证、金融卡、社保卡、公交卡芯片等，本发明可以配合其他芯片异常工作条件检出机制保护芯片不被非法影响或侵入，从而提高对芯片内部资源的安全保护强度。
-
公开(公告)号：CN107942154A
公开(公告)日：2018-04-20
申请号：CN201710956967.0
申请日：2017-10-16
Applicant: 北京中电华大电子设计有限责任公司
IPC: G01R31/00 , G01R19/165 , G06F21/76
Abstract: 本发明提出了一种适用于芯片电磁攻击防护的保护结构和方法，在不影响芯片性能前提下，对电磁故障注入攻击进行全芯片防护或局部防护。该方法具有成本低、性能可靠、适用性广等优点。该方法采用片上电感包围要保护的整体电路或局部电路。当存在电磁注入攻击时，片上电感对电磁故障注入的电磁信号进行采样，并通过检测模块将采样到的电压或电流信号转化为报警信号输出，从而达到故障注入防护的目的。
-
Patent Agency Ranking
公开(公告)号：CN105575948A
公开(公告)日：2016-05-11
申请号：CN201510753093.X
申请日：2015-11-09
Applicant: 北京中电华大电子设计有限责任公司
IPC: H01L23/552 , H01L23/58
CPC classification number: H01L23/552 , H01L23/58
Abstract: 本发明公开了一种芯片保护方法，包括：检测芯片中氧化物半导体(MOS)管的衬底电流或衬底电压；将获得的所述衬底电流或衬底电压与预设的电流或电压阈值进行比较，在所述衬底电流或衬底电压超过预设的电流或电压阈值时，产生报警信号。
-
公开(公告)号：CN104463027A
公开(公告)日：2015-03-25
申请号：CN201410427294.6
申请日：2014-08-27
Applicant: 北京中电华大电子设计有限责任公司
CPC classification number: G06F21/77
Abstract: 本发明实现了一种实现软件条件分支功耗均衡的方法，并将其应用于智能卡芯片的安全防护领域，消除了条件分支语句程序运行期间时间和功耗上的差异，隐藏和破坏了分支跳转操作在功耗上的相关性，从而达到软件防护简单功耗分析攻击的目的。本发明能够有效地防御针对芯片的功耗攻击，可应用于高安全芯片的软件安全性设计中。
-
公开(公告)号：CN103646137A
公开(公告)日：2014-03-19
申请号：CN201310636905.3
申请日：2013-12-03
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F17/50
Abstract: 本发明提出了一种高安全芯片有源屏蔽物理保护结构的设计方法。芯片有源屏蔽物理保护结构具有防止高安全芯片受到侵入式攻击(如被物理篡改或探测)的作用。有源屏蔽线采用单层金属走线，布满芯片表面。为了保证下层物理图形不被攻击，通常金属走线采用最小的设计规则。如果全芯片布满按最小规则设计的图形，将会增加由于颗粒沾污导致的芯片电路功能性能失效的可能性。为了减少量产芯片电路失效，通常会放宽有源屏蔽线的宽度(width)或\和间距(spacing)。而放宽有源屏蔽线尺寸又会降低芯片的安全性。为了解决芯片安全性和量产产品的成品率(yield)之间的矛盾，本文提出了变截距(pitch)的有源屏蔽物理保护结构，实现芯片产品的安全性和成品率的双提升。
-
公开(公告)号：CN101192303A
公开(公告)日：2008-06-04
申请号：CN200610144044.7
申请日：2006-11-24
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明公开了一种针对ISO/IEC JPEG2000图像压缩编解码标准中EBCOT系数比特平面快速解码的实现方法及其电路结构，以提高JPEG2000 EBCOT解码效率。本发明提出的位平面解码电路将原码块扩展虚拟象素构成新的码块，分三个bank存储系数及系数的状态信息，减小了存储器的访问量。并且采用6×4的窗口对系数进行扫描，加速了解码过程；同时利用并行技术进一步提高了总的EBCOT解码吞吐量。本发明可以提高JPEG2000图像解码效率，可以广泛应用于数码影像产品中。
-
公开(公告)号：CN119829506A
公开(公告)日：2025-04-15
申请号：CN202411763545.8
申请日：2024-12-03
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本说明书提供一种单线通信方法、装置、电子设备和存储介质，所述方法应用于主设备，所述主设备装配有通用异步收发器，从设备装配有单线端口，所述通用异步收发器与所述单线端口通过一条单线连接，包括：对于待发送的字节数据，基于所述通用异步收发器提供的程序接口确定用于传输所述字节数据中每一比特位的单线时序，所述单线时序遵循所述单线端口支持的单线通信协议。通过所述通用异步收发器依次根据各个比特位的单线时序控制所述单线的电平变化，以使所述从设备根据所述电平变化确定所述各个比特位的单线时序，并根据所述各个比特位的单线时序确定所述字节数据。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.034 seconds)
