公开(公告)号：CN117293185A

公开(公告)日：2023-12-26

申请号：CN202311325117.2

申请日：2023-10-13

Applicant: 之江实验室

Inventor： 林高波 ,  玉虓 ,  马明磊 ,  钱浩吉 ,  张洪瑞 ,  沈荣宗 ,  金成吉 ,  谷超明

IPC: H01L29/78 ,  H01L21/336 ,  H10B51/30

Abstract: 本发明公开了一种具有金属插入层的铁电场效应晶体管及其制备方法，所述铁电场效应晶体管包括衬底，所述衬底的上方生长有氧化物半导体层，所述氧化物半导体层包括沟道区和位于所述沟道区两侧的源区和漏区；在铁电介质层和氧化物半导体层的上方沉积有金属插入层；在源区和漏区的上方分别设置有源极和漏极，在金属插入层的上方设置有栅极；其中，所述金属插入层的热膨胀系数与栅极的热膨胀系数相匹配；通过调整铁电介质层的极化状态来调节铁电场效应晶体管的源极和漏极间的导通状态，从而使得铁电场效应晶体管在逻辑0状态和逻辑1状态之间切换。

公开(公告)号：CN117219671A

公开(公告)日：2023-12-12

申请号：CN202311325444.8

申请日：2023-10-13

Applicant: 之江实验室

Inventor： 林高波 ,  金成吉 ,  玉虓 ,  张洪瑞 ,  沈荣宗 ,  钱浩吉 ,  谷超明

IPC: H01L29/78 ,  H01L21/34 ,  H01L29/24 ,  H01L29/10

Abstract: 本发明公开了一种具有双层沟道层的铁电场效应晶体管及其制备方法，所述铁电场效应晶体管根据栅极的相对位置可分为两种结构：顶栅结构、底栅结构；顶栅结构包括：自下而上分布的衬底、p型氧化物半导体层、n型氧化物半导体层、铁电介质层、顶栅电极以及分布在半导体层上表面两侧的源漏电极；底栅结构包括：自下而上分布的衬底、底栅电极、铁电介质层、p型氧化物半导体层、n型氧化物半导体层以及分布在半导体层上表面两侧的源漏电极。铁电场效应晶体管的沟道层具有叠层结构，当栅极施加正电压或负电压时，使得铁电场效应晶体管在逻辑0状态和逻辑1状态之间切换，可以提高铁电层极化翻转效率，实现更大的存储窗口。

公开(公告)号：CN116110954A

公开(公告)日：2023-05-12

申请号：CN202310108317.6

申请日：2023-02-14

Applicant: 之江实验室

Inventor： 林高波 ,  玉虓 ,  沈荣宗 ,  金成吉

IPC: H01L29/423 ,  H01L29/51 ,  H01L29/78 ,  H01L21/44 ,  H01L21/34

Abstract: 本发明公开了一种具有双栅结构的铁电场效应晶体管及其制备方法，所述铁电场效应晶体管包括：自下而上分布的衬底、底栅极、第一铁电介质层、氧化物半导体层、第二铁电介质层和顶栅极；源极和漏极分别设置于氧化物半导体层的上表面的两侧；通过调整第一铁电介质层和第二铁电介质层的极化状态来调整半导体表面状态，从而调节晶体管源极和漏极间的导通状态，以区别逻辑0状态和逻辑1状态；逻辑1状态为：当底栅极和顶栅极同时施加大于铁电介质层矫顽场的正向电压时，使铁电场效应晶体管处于呈现低阈值电压状态，即逻辑1状态；逻辑0状态为：当底栅极和顶栅极同时施加小于负矫顽场的反向电压时，使铁电场效应晶体管处于呈现高阈值电压状态，即逻辑0状态。

公开(公告)号：CN114664940A

公开(公告)日：2022-06-24

申请号：CN202210533430.4

申请日：2022-05-17

Applicant: 之江实验室

Inventor： 刘欢 ,  玉虓 ,  韩根全 ,  刘艳 ,  金成吉 ,  陈佳佳

IPC: H01L29/51 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01G4/005 ,  H01G4/33

Abstract: 本发明公开了一种可移动离子薄膜及铁电场效应晶体管、电容、制备方法。本发明的可移动离子薄膜为绝缘氧化层，总厚度为3‑10nm；绝缘氧化层内含有可移动离子，可移动离子由带正电荷的氧空位和带负电荷的氧离子组成。可移动离子可以下电场作用下发生迁移形成偶极子。本发明的可移动离子薄膜具有类铁电特性，可作为新型铁电栅介质层代替传统钙钛矿结构和HfO2基铁电介质层用于铁电场效应晶体管，极大降低热预算和减少栅泄漏电流，离子移动的反转方式可提升器件的抗疲劳特性。

公开(公告)号：CN114024546B

公开(公告)日：2022-05-10

申请号：CN202210021493.1

申请日：2022-01-10

Applicant: 之江实验室

Inventor： 顾佳妮 ,  王国生 ,  陈冰 ,  玉虓 ,  金成吉 ,  韩根全

IPC: H03K19/082 ,  H03K19/20 ,  H03K19/21

Abstract: 本发明公开了一种基于存算一体晶体管的布尔逻辑实现方法、单元及电路，该方法利用存算一体晶体管特性及其读写方式实现；其基本单元由拉电阻与阈值电压可受外界物理场调控的存算一体晶体管组成；所述基本单元中拉电阻与晶体管串联且晶体管栅极独立；所述基本单元可通过不同的电压配置方式及简单的单元级联与组合在存储数据的基础上实现十六种布尔逻辑运算。本发明可利用比传统的CMOS晶体管更少的晶体管数量实现多种逻辑运算，极大优化了电路设计面积并有效解决了存储单元与数据单元之间因数据搬运带来的功耗和时延问题。

公开(公告)号：CN114093935A

公开(公告)日：2022-02-25

申请号：CN202210065533.2

申请日：2022-01-20

Applicant: 之江实验室

Inventor： 刘欢 ,  玉虓 ,  韩根全 ,  刘艳 ,  金成吉 ,  陈佳佳

IPC: H01L29/423 ,  H01L29/78 ,  H01L29/792

Abstract: 本发明公开了一种具有逻辑特性与存储特性相互转换功能的场效应晶体管、存算一体芯片、电路及设备。其自下而上包括衬底、绝缘界面层、栅介质层、栅电极；所述衬底两边分别设有源极和漏极，所述栅介质层具有带正电荷氧空位的可移动离子。当栅电极施加有高频脉冲时，所述带正电荷氧空位处于被俘获状态，使得所述场效应晶体管具备逻辑特性而能够作为逻辑器件使用；当栅电极施加有低频脉冲时，所述带正电荷氧空位处于去俘获状态，使得所述场效应晶体管具备存储特性而能够作为存储器件使用。本发明可以实现逻辑特性与存储特性感相互转换并保持高性能器件状态稳定，这可用于存算一体的三维异质集成芯片。