-
公开(公告)号：CN110050349B
公开(公告)日：2022-05-10
申请号：CN201780075779.5
申请日：2017-12-12
Abstract: 在保护环部中，通过在n‑型漂移层(2)的表层部形成电场缓和用的电场缓和层(40)，从而抑制电场进入p型保护环(21)之间。由此，电场集中得到缓和，由电场集中引起的层间绝缘膜(10)的击穿得到抑制，能够抑制耐压下降。因此，能够制成可得到所期望的耐压的SiC半导体装置。
-
公开(公告)号：CN109891594A
公开(公告)日：2019-06-14
申请号：CN201780067333.8
申请日：2017-10-30
IPC: H01L29/423
Abstract: 在沟槽(6)的端部中，露出所述沟槽的所述端部(10)的开口(22)被形成在引出电极(20)中，半导体基板的顶表面侧上的所述沟槽栅电极(14)的侧表面与沟槽侧表面(12)间隔开，并且与位于所述半导体基板的顶表面(4)和所述沟槽侧表面之间的边界线相邻的范围覆盖有层叠绝缘膜，所述层叠绝缘膜被构造成使得层间绝缘膜在栅极绝缘膜上层叠。这使得能够防止绝缘膜的介电击穿。
-
公开(公告)号：CN107919383A
公开(公告)日：2018-04-17
申请号：CN201710887817.9
申请日：2017-09-27
Abstract: 本发明提供一种开关元件，抑制在连接区域产生的电场。开关元件具备：半导体基板；沟槽，设于半导体基板的上表面；栅极绝缘层，覆盖沟槽的内表面；以及栅电极，配置于沟槽内，并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备：第一导电型的第一半导体区域，与栅极绝缘层接触；第二导电型的体区域，在第一半导体区域的下侧与栅极绝缘层接触；第一导电型的第二半导体区域，在体区域的下侧与栅极绝缘层接触；第二导电型的底部区域，在沟槽的底面与栅极绝缘层接触；以及第二导电型的连接区域，在沟槽的侧面与栅极绝缘层接触，并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。
-
公开(公告)号：CN107615492A
公开(公告)日：2018-01-19
申请号：CN201680030119.0
申请日：2016-04-05
IPC: H01L29/78 , H01L21/20 , H01L21/265 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 半导体装置具有：基板(1)，其包括外周区域和具有半导体元件的单元区域；以及所述基板上的漂移层(2)。半导体元件具备基极区域(3)、源极区域(4)、沟槽栅构造、比栅极沟槽深的深层(5)、源极电极(11)、以及漏极电极(12)。外周区域具有使所述漂移层露出的凹部(20)、以及保护环层(21)，保护环层具有在露出了的所述漂移层的表面包围所述单元区域的多个框形状的保护环沟槽(21c)、以及配置于保护环沟槽内的第1保护环(21a)。所述深沟槽的宽度和所述保护环沟槽的宽度。
-
公开(公告)号：CN105593996A
公开(公告)日：2016-05-18
申请号：CN201480054234.2
申请日：2014-09-15
CPC classification number: H01L29/7813 , H01L29/0623 , H01L29/063 , H01L29/086 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/167 , H01L29/66068
Abstract: 碳化硅半导体装置，具有衬底(1)、漂移层(2)、电流分散层(3)、基体区域(4)、源区(5)、沟槽(7)、栅绝缘膜(8)、栅电极(9)、源电极(12)、漏电极(14)和底层(10)。上述电流分散层形成在上述漂移层之上，并且，与上述漂移层相比第1导电型杂质浓度较高。上述底层具有第2导电型，配置在比上述基体区域靠下方，将上述沟槽的底部的角部包含在内而覆盖上述沟槽的底部，并被设置为上述电流分散层以上的深度。
-
Patent Agency Ranking
公开(公告)号：CN109075197B
公开(公告)日：2021-09-03
申请号：CN201680082528.5
申请日：2016-12-26
IPC: H01L29/78 , H01L29/739 , H01L29/06
Abstract: 提供了一种沟槽栅半导体开关元件。所述元件的半导体衬底包括：第二导电类型底部区，其与所述沟槽的底表面处的所述栅极绝缘层接触；以及第一导电类型第二半导体区，其从与所述体区的下表面接触的位置延伸到与所述底部区的下表面接触的位置。所述底部区包括：第一底部区，其与位于所述沟槽的纵向上的端部处的所述底表面的第一范围中的所述栅极绝缘层接触，并且从所述底表面延伸到第一位置；以及第二底部区，其与在邻近所述第一范围的第二范围中的所述栅极绝缘层接触，并且从所述底表面延伸到比所述第一位置更低的第二位置。
-
公开(公告)号：CN107623026B
公开(公告)日：2020-10-20
申请号：CN201710551971.9
申请日：2017-07-07
IPC: H01L29/06 , H01L29/872 , H01L21/329
Abstract: 本发明提供一种能够缓和外周耐压区的电场的半导体装置与其制造方法。所述半导体装置的半导体基板具有元件区和外周耐压区。外周耐压区具有对元件区进行多重包围的p型的多个保护环。多个保护环具有内周侧保护环和外周侧保护环，所述外周侧保护环被配置在与内周侧保护环相比靠外周侧并且与内周侧保护环相比宽度较窄。内周侧保护环彼此之间的间隔与外周侧保护环彼此之间的间隔相比较窄。内周侧保护环各自具有第一高浓度区和第一低浓度区。外周侧保护环各自具有第二高浓度区和第二低浓度区。第一低浓度区在表面处的宽度与第二低浓度区在表面处的宽度相比较宽。
-
公开(公告)号：CN107615492B
公开(公告)日：2020-09-29
申请号：CN201680030119.0
申请日：2016-04-05
IPC: H01L29/78 , H01L21/20 , H01L21/265 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 半导体装置具有：基板(1)，其包括外周区域和具有半导体元件的单元区域；以及所述基板上的漂移层(2)。半导体元件具备基极区域(3)、源极区域(4)、沟槽栅构造、比栅极沟槽深的深层(5)、源极电极(11)、以及漏极电极(12)。外周区域具有使所述漂移层露出的凹部(20)、以及保护环层(21)，保护环层具有在露出了的所述漂移层的表面包围所述单元区域的多个框形状的保护环沟槽(21c)、以及配置于保护环沟槽内的第1保护环(21a)。所述深沟槽的宽度和所述保护环沟槽的宽度。
-
公开(公告)号：CN109075196A
公开(公告)日：2018-12-21
申请号：CN201680082465.3
申请日：2016-12-26
IPC: H01L29/78 , H01L29/739 , H01L29/06
Abstract: 提供了一种沟槽栅半导体开关元件。该元件的半导体衬底包括：第二导电类型的底部区，其在沟槽的底表面处与栅极绝缘层接触；以及第一导电类型的第二半导体区，其从与体区的下表面接触的位置延伸到与底部区的下表面接触的位置，并且在体区的下侧与栅极绝缘层接触。底部区包括：低浓度区，其在底表面之中的位于沟槽在纵向上的端部处的第一范围中与栅极绝缘层接触；以及高浓度区，其在底表面之中的与第一范围相邻的第二范围中与栅极绝缘层接触。
-
公开(公告)号：CN108292668A
公开(公告)日：2018-07-17
申请号：CN201680060502.0
申请日：2016-09-16
IPC: H01L29/417 , H01L29/66 , H01L29/739 , H01L29/78
CPC classification number: H01L29/7813 , H01L23/3192 , H01L29/1095 , H01L29/417 , H01L29/41741 , H01L29/66068 , H01L29/66348 , H01L29/66734 , H01L29/7397
Abstract: 提供了一种制造半导体器件的方法，其包括形成层间绝缘。层间绝缘膜包括第一绝缘层和第二绝缘层。所述第一绝缘层覆盖每个栅极电极的上表面。所述第二绝缘层位于所述第一绝缘层上。在所述层间绝缘膜中沟槽之间的位置处设置有接触孔。然后，在低于所述第一绝缘层的软化温度且高于所述第二绝缘层的软化温度的温度下加热所述层间绝缘膜，以使所述第二绝缘层的表面成为曲面，从而使得所述第二绝缘层的端部的表面从对应的接触孔起倾斜，以便朝向对应的沟槽的中央向上移位。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.032 seconds)
