-
公开(公告)号：CN115117147A
公开(公告)日：2022-09-27
申请号：CN202210634555.6
申请日：2022-06-06
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/08 , H01L27/092 , H01L21/8238
Abstract: 本发明公开一种半导体器件及其制造方法，涉及半导体技术领域，以提高CFET器件的工艺兼容性，进而降低CFET器件的集成难度。该半导体器件包括：基底、第一晶体管、第二晶体管和牺牲隔离层。第一晶体管形成在基底上。第二晶体管形成在第一晶体管的上方，第二晶体管与第一晶体管的导电类型相反。第二晶体管和第一晶体管中的至少一者为环栅晶体管或鳍式场效应晶体管。第二晶体管包括的第二源区和第二漏区均至少部分形成在第一晶体管包括的第一沟道的上方。牺牲隔离层形成在第一沟道与第二源区、以及第一沟道和第二漏区之间。沿着第一沟道的长度方向，牺牲隔离层位于第一沟道上方的部分与第一沟道的边缘区域对齐。半导体器件的制造方法用于制造半导体器件。
-
公开(公告)号：CN111446297A
公开(公告)日：2020-07-24
申请号：CN202010244614.X
申请日：2020-03-31
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L29/161 , H01L21/336
Abstract: 本发明公开了一种半导体器件及其制作方法、集成电路及电子设备，涉及半导体技术领域，以解决在选用对高锗含量的锗硅进行释放时，如采用纯锗作为晶格匹配层，会存在腐蚀锗晶格匹配层的情况，如不采用纯锗晶格匹配层，直接在Si衬底上制备锗硅沟道，会导致缺陷的产生的技术问题。半导体器件，在衬底和锗硅沟道层之间增加了匹配层，匹配层包括锗晶格匹配层和锗硅晶格匹配层，锗硅沟道层形成在锗硅晶格匹配层上，锗硅晶格匹配层与锗硅沟道层的材质元素相同，晶格匹配度高，容易获得高质量的锗硅沟道；同时，在对锗硅沟道层进行释放时，由于对锗硅晶格匹配层选择比高，不会出现锗硅晶格匹配层、锗晶格匹配层或衬底过度腐蚀的问题。
-
公开(公告)号：CN118522639A
公开(公告)日：2024-08-20
申请号：CN202410525937.4
申请日：2024-04-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/06 , H01L29/16
Abstract: 本发明公开一种环栅晶体管的制造方法，涉及半导体技术领域，以在环栅晶体管包括的纳米结构的材料含有锗的情况下，提高环栅晶体管的良率。所述环栅晶体管的制造方法包括：在半导体基底上形成鳍状结构、以及形成横跨在鳍状结构上的掩膜结构。接下来，形成覆盖在半导体基底上的层间介质层。去除至少部分掩膜结构。去除含锗牺牲层暴露在外的部分，以使含锗沟道层暴露在外的部分形成环栅晶体管包括的纳米结构。接下来，形成环绕在每层纳米结构的栅堆叠结构。然后，对栅堆叠结构和剩余鳍状结构进行退火处理。经退火处理后，剩余的含锗牺牲层内的部分杂质扩散至含锗沟道层剩余在纳米结构两侧的部分内，以使剩余鳍状结构形成环栅晶体管包括的源区和漏区。
-
公开(公告)号：CN116884987A
公开(公告)日：2023-10-13
申请号：CN202310707713.0
申请日：2023-06-14
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/167 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种环栅晶体管及其制造方法，涉及半导体技术领域，以改善环栅晶体管中寄生沟道的漏电。所述环栅晶体管法包括：半导体基底、浅槽隔离结构、有源结构、栅堆叠结构、含锗半导体结构以及介电结构。浅槽隔离结构形成在半导体基底具有的隔离区上。有源结构形成在半导体基底具有的有源区上；有源结构包括源区、漏区、以及位于源区和漏区之间的沟道区。栅堆叠结构环绕在沟道区的外周。含锗半导体结构位于有源结构与半导体基底之间；含锗半导体结构中锗的含量高于沟道区中锗的含量，含锗半导体结构沿宽度方向的侧壁相对于沟道区沿宽度方向的侧壁向内凹入，形成第一凹口。介电结构填充在第一凹口内，介电结构和浅槽隔离结构非一体成型。
-
公开(公告)号：CN116230771A
公开(公告)日：2023-06-06
申请号：CN202310333531.1
申请日：2023-03-30
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L21/336 , H01L29/16
Abstract: 本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域，用于简化三维叠层互补晶体管的制造过程，降低三维叠层互补晶体管的制造难度，进而利于提升三维叠层互补晶体管的工作性能。所述半导体器件包括：半导体基底、第一环栅晶体管和第二环栅晶体管。上述第一环栅晶体管形成在半导体基底上。第一环栅晶体管包括的沟道区的材料为单晶半导体材料。第二环栅晶体管形成在第一环栅晶体管的上方、且与第一环栅晶体管间隔设置。第二环栅晶体管包括的沟道区的材料为多晶半导体材料。第二环栅晶体管和第一环栅晶体管构成三维叠层互补晶体管。所述半导体器件的制造方法用于制造所述半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN115513142A
公开(公告)日：2022-12-23
申请号：CN202211250921.4
申请日：2022-10-12
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238
Abstract: 本发明公开一种半导体器件的制造方法，涉及半导体技术领域，以在第一沟道区和第二沟道区的材质不同的情况下，降低CFET器件的制造难度。所述半导体器件的制造方法包括：在半导体基底上形成鳍状结构。鳍状结构包括依次设置的第一沟道形成部、牺牲隔离部和第二沟道形成部。沿鳍状结构的宽度方向，并在第一保护层的保护作用下，仅对第二沟道形成部包括的第一半导体层进行横向减薄处理，以在第二沟道形成部包括的第一半导体层的两侧形成凹口。在凹口内形成第二保护层。至少依次去除第一保护层、以及牺牲隔离部包括的第一半导体层。在第三保护层的保护作用下，仅去除牺牲隔离部包括的第二半导体层和第二沟道形成部包括的第二半导体层。并去除第二保护层。
-
公开(公告)号：CN115116956A
公开(公告)日：2022-09-27
申请号：CN202210634591.2
申请日：2022-06-06
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238
Abstract: 本发明公开一种半导体器件的制造方法，涉及半导体技术领域，用于降低具有异质沟道的CFET器件的集成难度。所述半导体器件的制造方法包括：在基底上形成鳍状结构。沿着基底的高度方向，鳍状结构依次包括第一鳍部、器件隔离层和第二鳍部。第一鳍部包括至少一层第一半导体层。器件隔离层与第一半导体层的材质相同。第二鳍部包括至少一层第二半导体层。第一半导体层和第二半导体层的材质不同。至少在第一鳍部沿宽度方向的两侧形成保护层。至少对暴露在保护层之外的器件隔离层进行绝缘处理，获得隔离材料层。去除保护层。基于第一鳍部包括的第一半导体层制造第一晶体管包括的第一沟道、以及基于第二鳍部包括的第二半导体层制造第二晶体管包括的第二沟道。
-
公开(公告)号：CN115050818A
公开(公告)日：2022-09-13
申请号：CN202210382420.5
申请日：2022-04-12
Applicant: 中国科学院微电子研究所
IPC: H01L29/10 , H01L29/16 , H01L29/78 , H01L21/336
Abstract: 本发明公开了一种鳍式场效应晶体管及其制造方法，涉及半导体技术领域，用于提高包括材质含有锗的沟道的鳍式场效应晶体管的良率，提升该鳍式场效应晶体管的工作性能。所述鳍式场效应晶体管包括：源区、漏区、沟道、侧墙和栅堆叠。侧墙和栅堆叠覆盖在沟道的外周。沟道包括第一材料部和第二材料部。第二材料部的材质含有锗。第二材料部位于侧墙下方的区域为第一沟道区。第二材料部位于栅堆叠下方的区域为第二沟道区。第二沟道区的宽度小于第一沟道区的宽度、且第二沟道区的顶部与第一沟道区的顶部平齐。第一材料部形成在第一沟道区的顶部与侧墙之间，或第一材料部覆盖在第二材料部的顶部。第一材料部用于在制造过程中保护第二材料部的顶部。
-
公开(公告)号：CN119730376A
公开(公告)日：2025-03-28
申请号：CN202411877160.4
申请日：2024-12-18
Applicant: 北京知识产权运营管理有限公司 , 中国科学院微电子研究所
Abstract: 本发明公开一种半导体器件及其制造方法，涉及半导体技术领域，以防止寄生沟道漏电，提高包括第一环栅晶体管的半导体器件的工作性能。所述半导体器件包括基底，以及设置于基底上的第一环栅晶体管和绝缘隔离结构。第一环栅晶体管还包括掺杂半导体结构。绝缘隔离结构设置于基底分别与源区、漏区和栅堆叠结构之间。掺杂半导体结构设置于绝缘隔离结构分别与源区和漏区之间，掺杂半导体结构的导电类型分别与源区和漏区的导电类型相反。其中，绝缘隔离结构设置于至少一层纳米结构下方的部分，与至少一层纳米结构自对准。绝缘隔离结构设置于至少一层纳米结构下方的部分的厚度为H1，绝缘隔离结构设置于源区和漏区下方的部分的厚度为H2，H2小于H1。
-
公开(公告)号：CN119050112A
公开(公告)日：2024-11-29
申请号：CN202411096838.5
申请日：2024-08-09
Applicant: 中国科学院微电子研究所
IPC: H01L27/088 , H01L21/8234 , H01L23/538 , H01L23/498
Abstract: 本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域，以使得接触结构和埋入式电力层之间具有良好的电性连接，利于提升半导体器件的工作性能。半导体器件包括基底、逻辑元件、信号连接层和电源连接层。基底内设置有沿基底的厚度方向分布、且电连接在一起的埋入式电力层和接触结构。基底还包括第一半导体衬底、以及设置在第一半导体衬底一侧的介质层。埋入式电力层位于第一半导体衬底内。接触结构由埋入式电力层靠近介质层的一侧延伸、且贯穿介质层，接触结构和埋入式电力层一体连续。逻辑元件设置在第一半导体衬底背离介质层的一侧。信号连接层设置在逻辑元件背离基底的一侧。电源连接层设置在基底背离逻辑元件的一侧。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.026 seconds)
