-
公开(公告)号：CN110619906A
公开(公告)日：2019-12-27
申请号：CN201910763063.5
申请日：2019-08-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供了一种多级相变存储器的读出电路及读出方法，涉及微电子技术领域，解决了传统方法无法读出多级相变存储单元存储的多位数据的技术问题。本发明提供的多级相变存储器的读出方法应用于存储有N位二进制数据的相变存储单元，读出方法按照由高位到低位的顺序逐位读取目标相变存储单元的N位二进制数据，读出方法包括N个阶段，第M阶段包括步骤：获取目标相变存储单元当前状态所对应的读电流；获取参考电流，其中，当M＝1时选择起始参考电流，当M>1时根据之前读出的数据位选择对应阶段的参考电流；比较读电流和对应阶段的参考电流，获得读出电压信号；处理读出电压信号，获得二进制数据的第N-M+1位数据信号；其中，1≤M≤N。
-
公开(公告)号：CN110335636A
公开(公告)日：2019-10-15
申请号：CN201910605311.3
申请日：2019-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的多级存储读写方法及系统，包括：数据存储模块，包括多个存储数据的数据单元；参考模块，包括多个参考单元，2k-1个参考单元对应1个数据单元，用于存储与存储的数据对应的参考信号，k为存储的数据比特；读出功能模块，在读取某一数据单元时将其对应的参考信号读出，并还原数据单元中储存的数据。本发明采用2T2R的结构作为基本单位进行数据存储，通过两个相变存储元件不同阻值的组合在一定程度上减少阻值漂移带来的影响，实现高密度存储；设置检纠错功能，通过检错、纠错提高相变存储器多值存储的可靠性；设置参考单元，通过参考单元计算还原存储的数据，实现高可靠性读取；同时降低检纠错的难度，进一步提高可靠性。
-
公开(公告)号：CN109935270A
公开(公告)日：2019-06-25
申请号：CN201910175850.8
申请日：2019-03-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的故障诊断方法，应用于以位为操作单位的相变存储器中，包括：对所述相变存储器进行第一操作以触发部分热串扰故障，其中所述第一操作包括一次地址递增的位写0；对所述相变存储器进行第二操作以检测触发的部分热串扰故障，其中所述第二操作包括一次地址递增的位读0；对所述相变存储器进行第三操作以触发剩余热串扰故障，其中所述第三操作包括一次地址递减的位写0；对所述相变存储器进行第四操作以检测触发的剩余热串扰故障，其中所述第四操作包括一次地址递减的位读0。通过本发明解决了现有技术中无法全面检测PD故障及现有技术还未有以字为操作单位的相变存储器特有故障的触发及检测的相关研究的问题。
-
公开(公告)号：CN104616690B
公开(公告)日：2018-06-19
申请号：CN201410837990.4
申请日：2014-12-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于二极管选通的相变存储器读出电路及读出方法，其中，所述基于二极管选通的相变存储器读出电路至少包括：偏置电路，用于提供恒定电流，以产生偏置电压；读电流限流电路，用于根据所述偏置电压对流过需要读数据位上的相变存储单元的读电流进行限流；基准电流限流电路，用于提供基准电流，并根据所述偏置电压对所述基准电流进行限流；比较电路，用于将限流后的读电流和限流后的基准电流进行比较，并根据比较结果读取所述需要读数据位上的相变存储单元所存储的数据。本发明的基于二极管选通的相变存储器读出电路，能够适应相变存储器制备工艺中的偏差，使相变存储器具有良好的产品一致性，同时减小了数据读取难度和读错概率。
-
公开(公告)号：CN104715792B
公开(公告)日：2017-12-15
申请号：CN201310674694.2
申请日：2013-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种具有初始化功能的相变存储器写擦电路，所述相变存储器写擦电路至少包括：初始化控制电路，与电源连接，用于接入内部电路上电复位信号及外部信号并发出初始化复位信号；初始化电路，包括原始电流源；所述初始化电路与所述电源及所述初始化控制电路连接，并在所述初始化复位信号的控制下发出复位电流脉冲使相变存储单元初始化；写擦控制电路，包括写擦控制信号产生电路及与所述写擦控制信号产生电路相连的写擦操作电路；所述写擦操作电路连接于所述电源及所述相变存储单元之间。本发明可以提高相变存储器的位合格率，同时还具有快速写擦功能。
-
Patent Agency Ranking
公开(公告)号：CN104282332B
公开(公告)日：2017-10-27
申请号：CN201310290019.X
申请日：2013-07-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种具有实时触发器状态保存功能的触发器电路。该触发器电路至少包括：触发器电路本体；连接在所述触发器电路本体输出端的写控制电路，用于基于写信号来传输所述触发器电路本体的状态；包含由相变材料构成的存储单元的存储电路，连接所述写控制电路，用于存储所述触发器电路本体的状态，并基于读信号输出所存储的状态；以及状态恢复电路，连接所述存储电路，用于使所述触发器电路本体的状态恢复至所述存储电路所存储的状态。本发明的电路能随时把触发器的状态保存在存储电路中，也可以在某一特殊指令的控制下保存一个特殊的状态，例如掉电时对触发器状态的保存；上电时，可把保存在存储电路中中的数据读出，使触发器恢复到掉电时的状态。
-
公开(公告)号：CN103794245B
公开(公告)日：2016-08-17
申请号：CN201410077445.X
申请日：2014-03-04
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种SPI接口输出电路、相变存储器的读控制电路及方法，包括：将读出时间延长半个至若干个时钟周期，所述方法通过SPI接口输出电路的调整配合以实现。所述SPI接口输出电路包括：寄存数据的数据输入/输出寄存器、内部时钟的产生电路、通过内部时钟控制锁存数据的输出锁存器、用于屏蔽第一个数据的第一数据锁存屏蔽电路以及用于输出数据的输出三态门。本发明提供一种基于SPI接口的相变存储器的读控制电路及方法，给予读出电路合适的使能控制信号，延长半个至若干个时钟周期的读取时间，使SPI接口电路运行在较高的频率时能够提供足够的读出时间，从而提高基于SPI接口的相变存储器的数据传输速率。
-
公开(公告)号：CN102820056B
公开(公告)日：2015-05-20
申请号：CN201110151742.0
申请日：2011-06-07
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: G11C13/004 , G11C13/0004 , G11C13/0026 , G11C2013/0054
Abstract: 一种相变存储器的数据读出电路，涉及一个或多个相变存储单元，每一个相变存储单元通过位线和字线与控制电路连接；所述数据读出电路包括：钳位电压产生电路，用于产生钳位电压；预充电电路，在钳位电压的控制下对位线进行快速充电；钳位电流产生电路，在钳位电压的控制下产生使位线维持在钳位平衡态时的钳位电流；钳位电流运算电路，将钳位电流进行求差和倍乘运算，增大高阻态时钳位电流和低阻态时钳位电流的差值；比较放大电路，将经过运算处理后的钳位电流与参考电流比较，输出读出结果。相比于现有技术，本发明的相变存储器的数据读出电路能有效地提高数据的读出速度、减小高低阻间的误读窗口、减小数据读出时的串扰、提高读出数据的可靠性。
-
公开(公告)号：CN102831929A
公开(公告)日：2012-12-19
申请号：CN201210324598.0
申请日：2012-09-04
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的读写转换系统及方法，所述读写转换系统包括用于产生读脉冲及写脉冲的读写脉冲产生模块、用于锁存需要进行操作的目标地址的地址锁存模块、用于读取目标地址相变存储单元的数据的读模块、用于将待写入的数据写入到目标地址的相变存储单元的写模块、用于锁存所述读模块读出的目标地址的数据或者所述写模块已经写入目标地址的数据的数据锁存模块、以及用于比较目标地址的数据和待写入数据的数据比对模块。本发明能够通过控制读写次序使相变存储器自动在速度优先模式和功耗优先模式间切换，从而达到在不降低存储器系统可靠性的前提下，对于功耗优先的应用场合，最大限度地降低存储器的操作功耗的目的。
-
公开(公告)号：CN101976724A
公开(公告)日：2011-02-16
申请号：CN201010255203.7
申请日：2010-08-17
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器单元的SPICE模型系统，其包括：相变电阻模块、温度计算模块、状态存储模块和结晶率计算模块。相变电阻模块主要用于表述相变存储单元的电阻模型，温度计算模块用于计算相变存储单元在电压或电流作用下的温度情况，状态存储模块用于存储相变存储单元Set和Reset状态的变化，结晶率计算模块用于相变存储单元温度变化时的结晶率的变化情况。采用Verilog-A语言进行描述，对相变存储单元可以进行模拟，调节各个参数，可以得到和实际测试结果相吻合的结果，并提供给电路设计者使用。
-
-
-
-
-
-
-
-
-
Search Results
104
records
(took 0.088 seconds)
