-
公开(公告)号：CN111146681B
公开(公告)日：2022-03-15
申请号：CN201911320620.2
申请日：2019-12-19
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供一种SiC基InP光子集成模块的制备方法，包括以下步骤：获取单晶SiC衬底层；在单晶SiC衬底层上制备Fe掺杂的InP薄膜层，形成异质衬底；在异质衬底上采用异质外延生长方法依次层叠制备波导层和有源层；对有源层进行光栅刻蚀并在有源层上制备电极接触层；对波导层、有源层和电极接触层进行刻蚀，制备分布式反馈激光器，并制备放大器和调制器中的任意一种；采用选区外延方法在Fe掺杂的InP薄膜层上依次制备波导接触层和探测器结构；对探测器结构进行刻蚀，制备探测器。本申请实施例提供的SiC基InP光子集成模块的制备方法中，将InP与SiC基衬底结合，制备了低热阻，低失配的SiC基InP光子集成模块。
-
公开(公告)号：CN114142946A
公开(公告)日：2022-03-04
申请号：CN202111436608.5
申请日：2021-11-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例所公开的一种集成量子纠缠光源的光量子芯片的制备方法及其结构，制备方法包括获取待刻蚀结构和待转移结构，该待刻蚀结构自下而上依次包括基底、牺牲层和待刻蚀层，待转移结构的上表面包括待转移区域和待刻蚀区域，进而对待刻蚀结构进行刻蚀处理，使得在待刻蚀层形成波导光栅耦合结构，得到待腐蚀结构，并对待腐蚀结构进行腐蚀处理，去除牺牲层，得到量子点薄膜，之后将量子点薄膜转移至待转移结构上的待转移区域，并在待刻蚀区域刻蚀出待施压区域，得到光量子芯片。基于本申请实施例通过在待刻蚀区域上刻蚀待施压区域以施加驱动电压，通过压电效应来调控精细结构分裂，提高量子纠缠光源的产率，实现片上量子纠缠光源的光量子芯片。
-
公开(公告)号：CN111799368B
公开(公告)日：2021-06-22
申请号：CN202010602406.2
申请日：2020-06-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/313 , H01L41/33 , H01L41/22
Abstract: 本发明涉及半导体材料制备领域，本发明公开了一种降低薄膜剥离热应力的异质结构薄膜的制备方法，具体地，首先提供异质结构薄膜衬底，该异质结构薄膜衬底包括相对设置的第一表面和第二表面；在第一表面上依次沉积第一铟层和第一金层，形成第一待键合衬底；其次，提供支撑衬底；在支撑衬底的第三表面依次沉积第二铟层和第二金层，形成第二待键合衬底；将第一待键合衬底置于第二待键合衬底上，且第一金层与该第二金层接触，形成待键合衬底；最后，对该第二表面施加作用力，同时对待键合衬底进行键合、退火和剥离转移，得到异质结构薄膜。本发明提供的异质结构薄膜的制备方法具有提高剥离转移后的压电薄膜面积和不易造成薄膜裂片的特点。
-
公开(公告)号：CN111799365A
公开(公告)日：2020-10-20
申请号：CN202010608365.8
申请日：2020-06-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/312 , H01L41/332 , H01L41/22 , H01L41/08
Abstract: 本申请实施例所公开的一种基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件，通过在同一压电衬底的不同区域内注入种类、剂量和能量均不同的离子，使得在该衬底的不同深度处形成多个损伤层，可以在同一衬底的不同区域上得到间隔开的不同厚度的异质衬底薄膜，可以提高衬底的利用率，节约衬底制造成本，并且，利用间隔开的不同厚度的异质衬底薄膜增加应用器件的空气边界，可以提高声波在薄膜边界的反射系数，进而可以提高器件的品质因子。
-
公开(公告)号：CN111244227A
公开(公告)日：2020-06-05
申请号：CN202010062554.X
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18 , H01L31/0232 , H01L31/105 , G02B6/136
Abstract: 本申请涉及一种硅基光子集成模块及其制备方法，通过获取SOI衬底；在SOI衬底的顶层硅上刻蚀形成硅波导；将N型InP薄膜采用离子束剥离的方法转移到SOI衬底上，形成InP层；在InP层上依次外延生长形成第一限制层、有源层和第二限制层；对第一限制层、有源层和第二限制层进行刻蚀，形成光电器件的台面；形成的光电器件共用同一种有源区结构；在InP层上外延生长形成探测器PIN结构；对探测器PIN结构进行刻蚀，形成探测器的台面；对光电器件的台面进行H离子注入，并进行P型隔离；对InP层进行刻蚀以隔离光电器件和探测器，并将硅波导与空气接触；在InP层、光电器件和探测器的表面沉积电极。如此，可以降低硅基光子集成的难度，可以缩小光子芯片的尺寸。
-
Patent Agency Ranking
公开(公告)号：CN114142946B
公开(公告)日：2023-04-28
申请号：CN202111436608.5
申请日：2021-11-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例所公开的一种集成量子纠缠光源的光量子芯片的制备方法及其结构，制备方法包括获取待刻蚀结构和待转移结构，该待刻蚀结构自下而上依次包括基底、牺牲层和待刻蚀层，待转移结构的上表面包括待转移区域和待刻蚀区域，进而对待刻蚀结构进行刻蚀处理，使得在待刻蚀层形成波导光栅耦合结构，得到待腐蚀结构，并对待腐蚀结构进行腐蚀处理，去除牺牲层，得到量子点薄膜，之后将量子点薄膜转移至待转移结构上的待转移区域，并在待刻蚀区域刻蚀出待施压区域，得到光量子芯片。基于本申请实施例通过在待刻蚀区域上刻蚀待施压区域以施加驱动电压，通过压电效应来调控精细结构分裂，提高量子纠缠光源的产率，实现片上量子纠缠光源的光量子芯片。
-
公开(公告)号：CN111799366B
公开(公告)日：2021-09-21
申请号：CN202010608521.0
申请日：2020-06-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/312 , H01L41/337 , H01L41/22
Abstract: 本申请实施例所公开的一种异质衬底薄膜的制备方法，包括获取第一衬底和第二衬底，对第一衬底进行第一离子注入，在第一预设深度处形成第一损伤层，将第一衬底和第二衬底键合，基于第一预设温度对键合后的结构进行退火处理，沿第一损伤层对第一衬底进行剥离，得到第二异质衬底，对第二异质衬底进行第二离子注入，在第二预设深度处形成第二损伤层，第二离子注入比第一离子注入的注入剂量小，注入能量低，第二预设深度小于第一预设深度，基于第二预设温度对二次注入后的结构进行退火处理，得到第三异质衬底，第二预设温度高于第一预设温度，对第三异质衬底进行抛光，得到异质衬底薄膜。基于本申请实施例，可以减薄损伤层，提高异质薄膜的表面均匀性。
-
公开(公告)号：CN111262125B
公开(公告)日：2021-05-11
申请号：CN202010062567.7
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01S5/02
Abstract: 本申请涉及一种硅基激光器及其制备、解理方法，该解理方法通过获取硅衬底；将硅衬底的顶面沿第一方向刻蚀出多个第一脊条，得到刻蚀后的硅衬底；在硅衬底上形成Ⅲ‑Ⅴ族薄膜层；在Ⅲ‑Ⅴ族薄膜层外延生长形成激光器层；将激光器层的顶面沿第二方向刻蚀出多个第二脊条，得到硅基激光器；第二方向与第一方向互相垂直；将硅基激光器沿第二方向进行分割，得到多个硅基激光器长条。对于多个硅基激光器长条的每个硅基激光器长条：由于相邻的第一脊条之间有沟槽，硅衬底在沟槽底部较薄，因此在多个第一脊条中相邻的两个第一脊条之间施加外力，使得硅基激光器长条沿第一方向自然解理，如此，可以获得平整的激光器腔面，可以提高硅基激光器的解理效率。
-
公开(公告)号：CN111262125A
公开(公告)日：2020-06-09
申请号：CN202010062567.7
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01S5/02
Abstract: 本申请涉及一种硅基激光器及其制备、解理方法，该解理方法通过获取硅衬底；将硅衬底的顶面沿第一方向刻蚀出多个第一脊条，得到刻蚀后的硅衬底；在硅衬底上形成Ⅲ-Ⅴ族薄膜层；在Ⅲ-Ⅴ族薄膜层外延生长形成激光器层；将激光器层的顶面沿第二方向刻蚀出多个第二脊条，得到硅基激光器；第二方向与第一方向互相垂直；将硅基激光器沿第二方向进行分割，得到多个硅基激光器长条。对于多个硅基激光器长条的每个硅基激光器长条：由于相邻的第一脊条之间有沟槽，硅衬底在沟槽底部较薄，因此在多个第一脊条中相邻的两个第一脊条之间施加外力，使得硅基激光器长条沿第一方向自然解理，如此，可以获得平整的激光器腔面，可以提高硅基激光器的解理效率。
-
公开(公告)号：CN111243960A
公开(公告)日：2020-06-05
申请号：CN202010064536.5
申请日：2020-01-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/06
Abstract: 本申请提供一种半导体纳米线及场效应晶体管的制备方法，该半导体纳米线的制备方法包括以下步骤：获取硅衬底；在硅衬底上制备Ⅲ-Ⅴ族化合物半导体薄膜；采用电子束光刻技术或纳米压印技术中的任意一种结合湿法刻蚀技术、电感耦合等离子体刻蚀技术或反应离子刻蚀技术中的任意一种对Ⅲ-Ⅴ族化合物半导体薄膜进行处理获得半导体纳米线。本申请实施例提供的半导体纳米线的制备方法能够精确控制半导体纳米线的生长位置，得到尺寸较小，分布均匀且整齐有序的纳米线阵列。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.035 seconds)
