-
公开(公告)号：CN114497344A
公开(公告)日：2022-05-13
申请号：CN202011156414.5
申请日：2020-10-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种深亚微米约瑟夫森隧道结及其制备方法，该结构包括：衬底；约瑟夫森隧道结，沿横向方向延伸形成于衬底的上表面，约瑟夫森隧道结自左向右包括第一电极、势垒层及第二电极；第一电极引出结构，与第一电极一体成形；第二电极引出结构，与第二电极一体成形。通过在衬底上沿横向方向(即沿水平方向)制备约瑟夫森隧道结的三层膜，从而形成沿横向延伸的约瑟夫森隧道结，结的尺寸大小不会受限于光刻极限的限制，薄膜厚度可作为结的一条边长，这将大幅缩减结面积；另外，由于三层膜结构分别制备，且其电极引出结构与对应的电极一体成型，减少了传统工艺中所需的绝缘层和配线层，简化了工艺流程，缩短了工艺周期，使工艺可控性提高。
-
Patent Agency Ranking
公开(公告)号：CN112670401A
公开(公告)日：2021-04-16
申请号：CN202011518329.9
申请日：2020-12-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种约瑟夫森结、超导器件及制备方法，约瑟夫森结制备包括：在衬底上形成第一超导材料层、势垒材料层、第二超导材料层；刻蚀第二超导材料层形成上电极；在势垒材料层上沉积绝缘材料，然后刻蚀掉，紧接着刻蚀势垒层；最后刻蚀第一超导材料层，得到下电极。本发明在刻蚀势垒层之前，先沉积一层绝缘材料，基于同一掩膜层先刻蚀绝缘材料，不去除光刻胶，接着进行势垒层的刻蚀，很好的保护了势垒层，避免了势垒层与显影液反应生成黑色反应物。先沉积的绝缘层还可以提升后沉积的绝缘层的绝缘效果，减小漏电流，并且可以实现同质生长，两者不存在明显界面，对后续工艺无影响，可以提升超导电路的性能和稳定性，以及整体超导电路的工作范围。
-
公开(公告)号：CN118695770A
公开(公告)日：2024-09-24
申请号：CN202310273335.X
申请日：2023-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种约瑟夫森隧道结及其制备方法，制备方法包括：于衬底层上图形化叠层结结构得到结区和底电极，于叠层结结构上设置初始绝缘层，平坦化初始绝缘层，形成结接触孔和电极接触孔，并形成引线层。本发明通过平坦化初始绝缘层，有效避免了结区上方接触孔对结尺寸的限制，从而可以实现亚微米级的约瑟夫森隧道结；同时利用势垒保护层的引入，减弱了高临界电流密度的约瑟夫森隧道结中的层间扩散及溅射对势垒层的破坏，从而提高了器件成品率；另外，在平坦化初始绝缘层时，配合图形化同时形成结区、底电极和填充图形，保证了片上图形密度的高度均匀性。
-
公开(公告)号：CN108539004B
公开(公告)日：2023-12-05
申请号：CN201810375704.5
申请日：2018-04-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种亚微米约瑟夫森隧道结及其制备方法，包括如下步骤：1）提供一衬底，并于衬底的上表面形成底层超导薄膜层、绝缘薄膜层及顶层超导薄膜层；2）刻蚀去除部分顶层超导薄膜层、部分绝缘薄膜层及部分底层超导薄膜层；3）于步骤2）所得到结构的表面形成一第一绝缘层；4）于步骤3）所得到结构的表面形成第二绝缘层；5）于步骤4）所述得到结构的表面形成附加超导薄膜层，并刻蚀附加超导薄膜层以形成第二亚微米线条，第二亚微米线条至少与第一亚微米线条呈十字交叉连接。本发明可以有效解决现有技术中存在的电极窗口问题；双层绝缘层不仅改善了边缘效应、降低了台阶过渡处漏电流的产生，还有利于提高约瑟夫森结的质量及可靠性。(56)对比文件张雪;张国峰;金华;刘晓宇;王镇.超导Nb薄膜的RIE刻蚀与表征.低温物理学报.2016,(第04期),余铁军，张雪霞，高保新，吴培亨.超导Fresnel公式及其应用.低温物理学报.1996,(第02期),
-
公开(公告)号：CN208078023U
公开(公告)日：2018-11-09
申请号：CN201820593243.4
申请日：2018-04-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本实用新型提供一种亚微米约瑟夫森隧道结，包括：衬底；约瑟夫森结，位于衬底的上表面，约瑟夫森结包括由下至上依次叠置的底电极、势垒层以及顶电极，顶电极包括第一亚微米线条及第二亚微米线条，第二亚微米线条位于第一亚微米线条上方，且与第一亚微米线条呈十字交叉连接；第一绝缘层，覆盖势垒层及约瑟夫森结周围的衬底；第二绝缘层，覆盖于第一绝缘层的表面，第二绝缘层内形成有暴露出第一亚微米线条的第一开口，第二亚微米线条与第一开口内的第一亚微米线条相接触，并延伸至第二绝缘层的上表面。本实用新型不仅改善了边缘效应、降低了台阶过渡处漏电流的产生，还有利于提高约瑟夫森结的质量及可靠性。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN207624699U
公开(公告)日：2018-07-17
申请号：CN201721811773.3
申请日：2017-12-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/18 , H01L39/04 , H01L39/24 , G01R33/035
Abstract: 本实用新型提供一种SQUID平面梯度计芯片的封装结构，所述封装结构包括：SQUID平面梯度计芯片；设置于所述SQUID平面梯度计芯片下方的至少一层缓冲层；设置于所述缓冲层下方的基板；形成于所述基板上、且与所述SQUID平面梯度计芯片的电极电性连接的引出电极；以及设置于所述基板上的封装盖板，其中，所述SQUID平面梯度计芯片及所述缓冲层均封装于所述封装盖板内。通过本实用新型提供的SQUID平面梯度计芯片的封装结构，解决了现有SQUID平面梯度计芯片封装结构的不平衡度指标较差的问题。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
Search Results
16
records
(took 0.082 seconds)
