-
公开(公告)号：CN111717911B
公开(公告)日：2022-09-02
申请号：CN201911030351.6
申请日：2019-10-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B32/188
Abstract: 本发明涉及二维材料制备技术领域，特别涉及一种石墨烯薄膜的制备方法，包括：在碳化硅基底上设置催化剂得到反应样品；将所述反应样品加热至第一预设温度；将所述反应样品保温第一预设时长；其中，所述催化剂的熔点低于第一预设温度，所述催化剂的沸点高于第一预设温度；所述碳化硅基底包含的硅原子能够溶解在液态的所述催化剂中。本发明采用液态催化剂，以碳化硅为基底及固态碳源，通过高温催化碳化硅热分解，并在液态催化剂中溶解硅原子，剩余碳原子在液态催化剂与碳化硅的界面处重排，生成石墨烯。无需额外气态碳源，降低了制备过程中的工艺难度，且所得石墨烯无需转移，在电子器件等方面具有巨大的应用潜力。
-
公开(公告)号：CN115465856A
公开(公告)日：2022-12-13
申请号：CN202110645459.7
申请日：2021-06-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B32/184 , C01B32/186
Abstract: 本发明提供一种图形化石墨烯的制备方法，采用碳化硅基体作为固态碳源，在高温和催化剂的作用下，分解碳化硅，以在绝缘衬底上直接生长石墨烯，且通过容纳通道中第一图形化沟槽及第二图形化沟槽，可直接控制形成的石墨烯的形貌，从而本发明可在绝缘衬底上精确定位图形化石墨烯的位置，无需再次转移石墨烯，避免了对石墨烯的污染以及其结构的破坏，无需通过光刻、离子刻蚀等工艺对石墨烯进行加工，即可获得图形化石墨烯，避免了对石墨烯的损伤和破坏，可以制备图形复杂、大尺寸、高质量的石墨烯，解决了以往石墨烯图形化过程中成本高、易受污染，质量差等问题。
-
公开(公告)号：CN110921637B
公开(公告)日：2022-09-23
申请号：CN201811102112.2
申请日：2018-09-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B21/064
Abstract: 本发明提供一种多层六方氮化硼薄膜的制备方法，包括如下步骤：1)提供一衬底；2)提供含硼固态催化剂，将含硼固态催化剂置于衬底上；3)将含硼固态催化剂进行退火处理，以使得含硼固态催化剂熔化；4)向溶化后的含硼固态催化剂所在环境内同时通入含氮气体及保护气体，含氮气体与含硼固态催化剂进行反应以于衬底表面形成多层六方氮化硼薄膜。本发明的多层六方氮化硼薄膜的制备方法可以在衬底表面制备横向尺寸达英寸级且厚度在几纳米至几百纳米之间的六方氮化硼薄膜；本发明的多层六方氮化硼薄膜的制备方法的制备条件简单、成本低廉、对环境友好、生长参数的窗口较宽、重复性好，为六方氮化硼在二维材料器件领域的应用奠定良好的基础。
-
公开(公告)号：CN113832432A
公开(公告)日：2021-12-24
申请号：CN202111067884.9
申请日：2021-09-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C23C14/08 , C23C14/58 , C23C16/40 , C23C16/56 , C30B25/00 , C30B29/02 , C30B29/40 , C30B29/46 , C30B33/06 , H01L21/02
Abstract: 本发明涉及一种二维化合物半导体薄膜的制备方法。该方法包括：绝缘衬底表面沉积金属氧化物薄膜，预退火；催化衬底表面制备单层二维层状材料连续薄膜；构建限域空间制备表面载有垂直异质结构的绝缘衬底，置于加热装置中，通入载气及反应所需前驱体，加热条件下限域空间内进行化学反应。该方法具有一定普适性，可有效解决薄膜制备过程中存在的三维生长及晶粒尺寸较小的问题，从而实现多种二维化合物半导体薄膜的大面积制备，同时单层二维层状材料连续薄膜作为封装层，可有效保证二维化合物半导体薄膜的本征性能。
-
公开(公告)号：CN110921637A
公开(公告)日：2020-03-27
申请号：CN201811102112.2
申请日：2018-09-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B21/064
Abstract: 本发明提供一种多层六方氮化硼薄膜的制备方法，包括如下步骤：1)提供一衬底；2)提供含硼固态催化剂，将含硼固态催化剂置于衬底上；3)将含硼固态催化剂进行退火处理，以使得含硼固态催化剂熔化；4)向溶化后的含硼固态催化剂所在环境内同时通入含氮气体及保护气体，含氮气体与含硼固态催化剂进行反应以于衬底表面形成多层六方氮化硼薄膜。本发明的多层六方氮化硼薄膜的制备方法可以在衬底表面制备横向尺寸达英寸级且厚度在几纳米至几百纳米之间的六方氮化硼薄膜；本发明的多层六方氮化硼薄膜的制备方法的制备条件简单、成本低廉、对环境友好、生长参数的窗口较宽、重复性好，为六方氮化硼在二维材料器件领域的应用奠定良好的基础。
-
Patent Agency Ranking
公开(公告)号：CN102623484B
公开(公告)日：2014-09-17
申请号：CN201110033252.0
申请日：2011-01-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L21/822
Abstract: 一种相变存储器的选通二极管阵列及其制备方法，所述制备方法包括：在P型半导体衬底表面进行离子注入，退火生成重掺杂的N型半导体层；在重掺杂的N型半导体层的表面进行外延生长，形成本征半导体层；进行刻蚀工艺以形成用于隔离字线的第一沟槽；在第一沟槽内进行沉积以形成作为相邻字线之间隔离的第一隔离层；再进行刻蚀工艺以形成第二沟槽；在第二沟槽内进行沉积以形成第二隔离层；在本征半导体层内进行离子注入以形成选通二极管；字线的宽度至少为选通二极管的宽度的一倍以上；形成位于字线之上的字线引出电极。相较于现有技术，本发明可以提高选通二极管驱动电流以及降低串扰电流，确保存储器读写操作的一致性和稳定性。
-
公开(公告)号：CN102011089B
公开(公告)日：2013-03-27
申请号：CN201010289914.6
申请日：2010-09-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明揭示了一种制备纳米晶电阻转换材料和单元的方法，包括如下步骤：首先沉积超薄的电阻转换存储材料薄膜，随后通过退火在基底上形成均匀的纳米晶，再者通过功能材料的沉积形成对纳米晶的包覆；重复上述三步，形成具有功能材料包覆的均匀的纳米晶电阻转换存储材料和单元。本发明提出的制备纳米晶电阻转换存储材料的工艺方法，可用于纳米晶电阻转换存储器，解决无法制备均匀纳米晶存储材料的难题。本发明能够大幅度提升存储器的性能，提升器件的可靠性。
-
公开(公告)号：CN102623484A
公开(公告)日：2012-08-01
申请号：CN201110033252.0
申请日：2011-01-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L21/822
Abstract: 一种相变存储器的选通二极管阵列及其制备方法，所述制备方法包括：在P型半导体衬底表面进行离子注入，退火生成重掺杂的N型半导体层；在重掺杂的N型半导体层的表面进行外延生长，形成本征半导体层；进行刻蚀工艺以形成用于隔离字线的第一沟槽；在第一沟槽内进行沉积以形成作为相邻字线之间隔离的第一隔离层；再进行刻蚀工艺以形成第二沟槽；在第二沟槽内进行沉积以形成第二隔离层；在本征半导体层内进行离子注入以形成选通二极管；字线的宽度至少为选通二极管的宽度的一倍以上；形成位于字线之上的字线引出电极。相较于现有技术，本发明可以提高选通二极管驱动电流以及降低串扰电流，确保存储器读写操作的一致性和稳定性。
-
公开(公告)号：CN102412179A
公开(公告)日：2012-04-11
申请号：CN201010289920.1
申请日：2010-09-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L45/00
CPC classification number: H01L21/76205 , H01L21/76224 , H01L27/0814
Abstract: 本发明公开了一种双浅沟道隔离的外延二极管阵列的制备方法，该方法首先在衬底上形成重掺杂的第一导电类型区域和高掺杂的第二导电类型区域，生长外延层，然后通过深沟道刻蚀形成二极管阵列字线间的隔离和垂直于深沟道方向的浅沟道刻蚀形成位线间的隔离，最后在深沟道和浅沟道隔离围成的区域通过离子注入的方法形成独立的二极管阵列单元。本发明还提出了基于上述双浅沟道隔离的外延二极管阵列的相邻字线和位线间串扰电流的抑制方法。本发明可用于二极管驱动的高密度大容量存储器，如相变存储器、电阻存储器、磁性存储器和铁电存储器等；其方法与传统的CMOS工艺完全兼容，二极管阵列在外围电路形成之前完成，其热制程不会造成外围电路的漂移，解决了实现高密度、大容量、嵌入式相变存储器的技术难题。
-
公开(公告)号：CN102148329A
公开(公告)日：2011-08-10
申请号：CN201110026033.X
申请日：2011-01-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明揭示了一种电阻转换存储器结构及其制造方法，该电阻转换存储器结构，包括：多个选通单元和多个电阻转换存储单元；其中，每一个选通单元对应两个电阻转换存储单元；所述电阻转换存储单元包括上电极、下电极和夹在所述上、下电极之间的存储材料；所述存储材料与上、下电极的接触面积不等；所述下电极周围包覆有绝缘材料，下电极形成于该绝缘材料的夹缝中，其在垂直下电极表面方向的投影为条形，条形的长宽比大于3∶1；并且所述存储材料部分或者全部嵌在所述绝缘材料之中。本发明的存储器结构具有较高的密度、较低的功耗以及较为简单的工艺，因此在器件的性能和成本上都具有明显的优势。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.061 seconds)
