-
公开(公告)号：CN115911125A
公开(公告)日：2023-04-04
申请号：CN202111611613.5
申请日：2021-12-27
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
IPC: H01L29/78 , H01L29/16 , H01L21/336
Abstract: 实施方式提供能够降低接触电阻的半导体装置及其制造方法。实施方式的半导体装置具备：第一导电型的第一碳化硅区域；第一碳化硅区域之上的第二导电型的第二碳化硅区域；第二碳化硅区域之上的第二导电型的第三碳化硅区域；第三碳化硅区域之上的第一导电型的第四碳化硅区域及第五碳化硅区域；第一电极，包含有在第一方向上位于第四碳化硅区域与第五碳化硅区域之间的第一部分；以及金属硅化物层，设置于第一部分与第三碳化硅区域之间，与第三碳化硅区域相接，在第一方向上设置于第一部分与第四碳化硅区域之间，与第四碳化硅区域相接，在第一方向上设置于第一部分与第五碳化硅区域之间，与第五碳化硅区域相接。
-
公开(公告)号：CN114975626A
公开(公告)日：2022-08-30
申请号：CN202110676493.0
申请日：2021-06-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 河野洋志
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 实施方式的半导体装置具备：第一电极；第二电极；沿第一方向延伸的栅极电极；碳化硅层，设于第一电极与第二电极之间，且包括：具有与栅极电极对置的第一区域和与第一电极相接的第二区域的第一导电型的第一碳化硅区域；第二导电型的第二碳化硅区域；以及在与第二碳化硅区域之间夹持第一区域的第二导电型的第三碳化硅区域；以及栅极电极，与第一方向垂直的第二方向的第一区域的第一宽度为0.5μm以上且1.2μm以下，第二区域的第二方向的第二宽度为0.5μm以上且1.5μm以下，在通过第一区域的第二方向的中点并沿第一方向延伸的中心线上相对于第四碳化硅区域与第一电极相接的部分位于第二方向的线段与在通过第二区域的第二方向的中点并沿第一方向延伸的中心线上与第二区域重叠的线段之间的最短距离为第一宽度的3倍以上。
-
公开(公告)号：CN114203816A
公开(公告)日：2022-03-18
申请号：CN202110197947.6
申请日：2021-02-22
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 河野洋志
Abstract: 实施方式的半导体装置具备：半导体层，具有第一面和与第一面对置的第二面；第一面侧的第一电极；第二面的第二电极；第一面的栅极电极；第一面侧的电极焊盘；第一面侧的与栅极电极电连接的配线层；第一面侧的与电极焊盘及配线层电连接的第一多晶硅层；以及绝缘层，设置于第一多晶硅层和电极焊盘之间、以及第一多晶硅层和配线层之间，具有第一开口部和第二开口部，电极焊盘和第一多晶硅层经由第一开口部之中电连接，配线层和第一多晶硅层经由第二开口部之中电连接，第一开口部的第一开口面积大于第二开口部的第二开口面积。
-
公开(公告)号：CN111640790A
公开(公告)日：2020-09-08
申请号：CN201910619462.4
申请日：2019-07-10
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式提供能够降低导通电阻的半导体装置。实施方式的半导体装置，具备：第一电极、第二电极、碳化硅层、和与第二碳化硅区域对置的栅极电极。碳化硅层具有：第1导电型的第一碳化硅区域，设在第一电极与第二电极之间，具有第一面和第二面；第一碳化硅区域与第一面之间的第2导电型的第二碳化硅区域；第一碳化硅区域与第一面之间的、与第二碳化硅区域分离的第2导电型的第三碳化硅区域；第二碳化硅区域与第一面之间的、与第一电极相接的第1导电型的第四碳化硅区域、第二碳化硅区域与第三碳化硅区域之间的、第1导电型杂质浓度比第一碳化硅区域高的第1导电型的第五碳化硅区域；以及第五碳化硅区域与第一面之间的、与第一电极相接的第2导电型的第六碳化硅区域。
-
公开(公告)号：CN119968937A
公开(公告)日：2025-05-09
申请号：CN202480003821.2
申请日：2024-02-15
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提高特性。根据一实施方式，在半导体装置的第一半导体部中，从第一部分区域向第二部分区域的第二方向与从第一电极向第二电极的第一方向交叉，从第一部分区域向第三部分区域的方向沿着第一方向，从第二部分区域向第四部分区域的第三方向与包含第一方向及第二方向的平面交叉，从第四部分区域向第五部分区域的方向沿着第一方向，从第二部分区域向第六部分区域的方向沿着第一方向，从第四部分区域向第六部分区域的方向沿着第三方向，第六部分区域中的第一导电型的杂质浓度比第一部分区域、第二部分区域、第三部分区域、第四部分区域及第五部分区域中的第一导电型的杂质浓度高，第五部分区域与第二电极肖特基接触。
-
Patent Agency Ranking
公开(公告)号：CN114639733B
公开(公告)日：2024-10-29
申请号：CN202110651477.6
申请日：2021-06-11
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
Abstract: 实施方式的半导体装置具备：第一电极、第二电极、第一电极与第二电极之间的碳化硅层、在第1方向上延伸的第一栅极电极、第二栅极电极、以及第三栅极电极、以及在与第1方向交叉的第2方向上延伸并连接有第一栅极电极、第二栅极电极以及第三栅极电极的栅极布线，在将第一区域的第一栅极电极与第二栅极电极在第2方向上的间隔设为S1，将比第一区域靠近栅极布线的第二区域的第一栅极电极与第二栅极电极在第2方向上的间隔设为S2，将第一区域的第二栅极电极与第三栅极电极在第2方向上的间隔设为S3，将第二区域的第二栅极电极与第三栅极电极在第2方向上的间隔设为S4的情况下，满足式1、式2及式3。S1＜S3(式1)S1＜S2(式2)S3＞S4(式3)。
-
公开(公告)号：CN118676189A
公开(公告)日：2024-09-20
申请号：CN202310723855.6
申请日：2023-06-19
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/423 , H01L27/085 , H01L27/088
Abstract: 根据实施方式，半导体装置具有：碳化硅层，具有第一面、第二面、在第一方向上位于第一面及第二面的相反侧的第三面、以及侧面，第二面在与第一方向正交的方向上位于第一面和侧面之间，并且位于比第一面更向第三面侧凹陷的位置；第一电极，设置在第一面；第二电极，设置在第三面；栅极电极，设置在第一面和第三面之间的碳化硅层内；栅极绝缘膜，设置在栅极电极和碳化硅层之间；层间绝缘膜，设置在第二面上，比第一面和第二面之间的第一方向的高度差厚；以及场板，设置在层间绝缘膜内，电阻率低于层间绝缘膜。
-
公开(公告)号：CN118676132A
公开(公告)日：2024-09-20
申请号：CN202311077805.1
申请日：2023-08-25
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L25/18 , H01L23/367 , H01L23/373
Abstract: 实施方式提供可靠性提高的半导体装置。实施方式所涉及的半导体装置具有多个芯片，上述多个芯片包含从第1方向的一端侧朝向另一端侧排列的第1芯片、第2芯片、第3芯片和第4芯片，所述第2芯片在上述第1方向的上述另一端侧与上述第1芯片相邻，所述第3芯片设置在比上述第2芯片靠上述第1方向的上述另一端侧，所述第4芯片在上述第1方向的上述另一端侧与上述第3芯片相邻，上述第1芯片与上述第2芯片的第1间隔以及上述第3芯片与上述第4芯片的第2间隔，小于上述多个芯片之中的、在比上述第1芯片靠上述第1方向的上述另一端侧且比上述第4芯片靠上述第1方向的上述一端侧的区域中相邻的2个芯片的第3间隔。
-
公开(公告)号：CN116845106A
公开(公告)日：2023-10-03
申请号：CN202210817553.0
申请日：2022-07-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 河野洋志
Abstract: 实施方式的半导体装置具备：第1电极；第1导电型的第1半导体层，与所述第1电极连接，含有碳化硅；第2导电型的第2半导体层，设置在所述第1半导体层上；第1导电型的第3半导体层，设置在所述第2半导体层上的一部分；第2电极，与所述第2半导体层及所述第3半导体层连接；第3电极，设置在所述第1半导体层的上部内、所述第2半导体层的内部及所述第3半导体层的内部；绝缘膜，设置在所述第1半导体层、所述第2半导体层以及所述第3半导体层与所述第3电极之间；及第4半导体层，设置在所述绝缘膜与所述第1半导体层以及所述第2半导体层之间，相接于所述绝缘膜，杂质浓度比所述第1半导体层的杂质浓度及所述第2半导体层的杂质浓度低。
-
公开(公告)号：CN116825840A
公开(公告)日：2023-09-29
申请号：CN202210811219.4
申请日：2022-07-11
Applicant: 东芝电子元件及存储装置株式会社 , 株式会社东芝
Abstract: 实施方式的半导体装置具备：具有第一面和第二面的碳化硅层；第一导电型的第一碳化硅区域，包括第一区域、位于第一区域与第一面之间的第二区域以及第三区域，第二区域的第一导电型杂质浓度高于或等于第一区域，第三区域的第一导电型杂质浓度高于第二区域；第二导电型的第二碳化硅区域，包括第四区域，位于第一碳化硅区域与第一面之间，与第二区域相接；第五区域，与第三区域接触且第二导电型杂质浓度比第四区域高；第二碳化硅区域与第一面之间的第一导电型的第三碳化硅区域；第一栅极电极，与第二碳化硅区域对置；第一栅极绝缘层；第一电极，包括与第二碳化硅区域以及第三碳化硅区域接触的第一部分；以及第二电极。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.037 seconds)
