-
公开(公告)号：CN106452725A
公开(公告)日：2017-02-22
申请号：CN201610431897.2
申请日：2016-06-14
Applicant: 东南大学
CPC classification number: H04L9/0631 , H04L9/003
Abstract: 本发明公开了一种基于寄存器掩码的面向AES算法的抗功耗攻击方法，在AES算法中添加随机数发生器和寄存器保护模块，寄存器保护模块包括第一异或单元、第二异或单元和寄存器。更新寄存器中的中间结果时，将需要保存的中间结果与随机数异或之后保存到寄存器中，同时保存该随机数；读取寄存器中的中间结果时，在将寄存器中的值读取并与保存的随机数进行异或。该方法保证寄存器中的存储值具有随机性，有效的隐藏了AES密码算法中的汉明距离泄露，可以有效的抵抗基于汉明距离模型的功耗攻击。
-
公开(公告)号：CN105912501A
公开(公告)日：2016-08-31
申请号：CN201610299248.1
申请日：2016-05-06
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F15/7882 , G06F21/72
Abstract: 本发明公开了一种基于大规模粗粒度可重构处理器的SM4?128加密算法实现方法及系统，该系统包括可重构处理器、微处理器、系统总线；所述可重构计算阵列包括可重构计算阵列块，可重构计算阵列块包括可重构阵列运算行、写端口运算行选择器、读端口运算行选择器；所述微处理器通过系统总线分别与配置控制模块的配置与控制接口，可重构处理器的输入先入先出寄存器组连接，所述输入先入先出寄存器组连接可重构计算阵列，可重构计算阵列连接输出端连接可重构处理器，输出端连接可重构处理器通过系统总线与微处理器连接。该系统及方法针对SM4?128加密算法，通过将多轮迭代在可重构处理器中部分展开和中间结果数据缓存的方式进行优化和加速。
-
公开(公告)号：CN104915213A
公开(公告)日：2015-09-16
申请号：CN201510346718.0
申请日：2015-06-19
Applicant: 东南大学
IPC: G06F9/44 , G05B19/414
Abstract: 本发明公开了一种可重构系统的局部重构控制器，其包括：多个可重构计算阵列块控制器和与之配套的块数据流图配置信息。整个可重构系统可被拆分为多个可重构阵列块和块控制单元，其中每个可重构阵列块中包含若干计算阵列行，每个块控制单元中包含一个计算阵列块控制器。计算阵列块控制器负责可重构计算阵列计算资源的控制流配置信息的解析，并根据时序配置信息控制可重构阵列块中每行的数据流图执行过程。不同可重构计算阵列块控制器分别独立控制对应可重构阵列块的数据流向。本发明支持多种数据流控制方式，支持多数据多地址间隔输入与输出，保障了可重构系统读写数据和配置系统的灵活性，提高了可重构系统的性能。
-
公开(公告)号：CN105975251B
公开(公告)日：2018-10-02
申请号：CN201610334436.3
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F9/315
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法轮迭代系统及迭代方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明利用可重构技术的并行性处理、运算模块独立可配置等优点，在支持一定的灵活性的同时，通过提高对DES算法的并行度以及优化流水线等方法实现了DES算法的高效运算。
-
公开(公告)号：CN104035903B
公开(公告)日：2017-06-16
申请号：CN201410313092.9
申请日：2014-07-02
Applicant: 东南大学
IPC: G06F13/38
Abstract: 该发明提供了一种基于可重构技术的二维数据访问动态自适应方法。该方法所涉及的硬件包括由外部数据传输单元、数据输入缓存、数据输出缓存构成的可重构处理单元，外部存储器接口和外部存储器构成的一个外部访存接口系统。具体过程为在读或写数据情况下，可重构阵列外部数据传输单元根据可重构处理单元当前的数据访问请求将其转换为以目标位为单位的数据访问或写数据操作，然后将转换后的数据访问或写数据请求提交给外部存储器接口，最后经由外部数据传输单元将其从外部存储器接口返回的目标位数据中抽取所需要的部分，提交给可重构处理单元使用。通过该大大提高可重构处理单元与外部存储之间的访存效率。
-
Patent Agency Ranking
公开(公告)号：CN103761075B
公开(公告)日：2017-01-25
申请号：CN201410046567.2
申请日：2014-02-10
Applicant: 东南大学
Abstract: 本发明公开了一种粗粒度动态可重构数据规整控制单元结构，其数据流控制模块包括三个部分：矢量加载模块，矢量移相模块，解包分发模块。三个模块通过双缓冲寄存器实现多层次的复合两级流水线，并通过硬件握手实现流水线的同步。其中，矢量加载模块通过动态重构配置实现对不同数据地址空间的访问，完成数据从存储器到矢量数据寄存器文件的加载。矢量移相模块通过动态可重构配置的方式实现对数据流的移位，拼接等操作，输出数据写入矢量相移寄存器文件。解包分发模块通过配置实现寄存器数据的分发操作，满足阵列对计算数据并发输入的需求。这种粗粒度动态可重构数据规整控制单元结构有效解决了数据加载过程中的非对齐存取和数据规整的问题。
-
公开(公告)号：CN106021171A
公开(公告)日：2016-10-12
申请号：CN201610299347.X
申请日：2016-05-06
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F15/7882 , G06F21/72
Abstract: 本发明公开了一种基于大规模粗粒度可重构处理器的SM4‑128的密钥扩展实现方法及系统，该系统包括可重构处理器、微处理器、系统总线；所述可重构计算阵列包括可重构计算阵列块，可重构计算阵列块包括可重构阵列运算行、写端口运算行选择器、读端口运算行选择器；所述微处理器通过系统总线分别与配置控制模块的配置与控制接口，可重构处理器的输入先入先出寄存器组连接，所述输入先入先出寄存器组连接可重构计算阵列，可重构计算阵列连接输出端连接可重构处理器，输出端连接可重构处理器通过系统总线与微处理器连接。本发明针对SM4‑128密钥扩展方法，通过将多轮迭代在可重构处理器中部分展开和中间结果数据缓存的方式进行优化和加速。
-
公开(公告)号：CN105897399A
公开(公告)日：2016-08-24
申请号：CN201610412868.1
申请日：2016-06-14
Applicant: 东南大学
CPC classification number: H04L9/002 , H04L9/003 , H04L9/0625
Abstract: 本发明公开了一种基于寄存器掩码的面向DES算法的抗功耗攻击方法，在DES算法中添加随机数发生器、左寄存器保护模块和右寄存器保护模块，左寄存器保护模块包括第一左异或单元、第二左异或单元和左寄存器，右寄存器保护模块包括第一右异或单元、第二右异或单元和右寄存器。更新寄存器中的中间结果时，将需要保存的中间结果与随机数异或之后保存到寄存器中，同时保存该随机数；读取寄存器中的中间结果时，在将寄存器中的值读取并与保存的随机数进行异或。该方法保证寄存器中的存储值具有随机性，有效的隐藏了DES密码算法中的汉明距离泄露，可以有效的抵抗基于汉明距离模型的功耗攻击。
-
公开(公告)号：CN103488585B
公开(公告)日：2016-03-16
申请号：CN201310451404.8
申请日：2013-09-27
Applicant: 东南大学
IPC: G06F12/122 , G06F9/445
Abstract: 本发明公开一种用于实现可重构系统中配置信息缓存更新的控制器，包括配置信息缓存单元，片外存储接口模块和缓存控制单元；配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；片外存储接口模块：用于从外部存储器中读取配置信息发送到上述配置信息缓存单元中；缓存控制单元：用于控制可重构阵列的重构过程，包括将算法应用中的各个子任务映射到某个可重构阵列上，以及设置配置信息缓存单元的优先级策略，并根据LRU_FRQ替换策略对配置信息缓存单元中的配置信息进行替换。并提供了实现可重构系统中配置信息缓存更新的方法，采用LRU_FRQ替换策略更新缓存，改变了传统的更新配置信息缓存方式，提高了可重构系统的动态重构效率。
-
公开(公告)号：CN103761075A
公开(公告)日：2014-04-30
申请号：CN201410046567.2
申请日：2014-02-10
Applicant: 东南大学
Abstract: 本发明公开了一种粗粒度动态可重构数据规整控制单元结构，其数据流控制模块包括三个部分：矢量加载模块，矢量移相模块，解包分发模块。三个模块通过双缓冲寄存器实现多层次的复合两级流水线，并通过硬件握手实现流水线的同步。其中，矢量加载模块通过动态重构配置实现对不同数据地址空间的访问，完成数据从存储器到矢量数据寄存器文件的加载。矢量移相模块通过动态可重构配置的方式实现对数据流的移位，拼接等操作，输出数据写入矢量相移寄存器文件。解包分发模块通过配置实现寄存器数据的分发操作，满足阵列对计算数据并发输入的需求。这种粗粒度动态可重构数据规整控制单元结构有效解决了数据加载过程中的非对齐存取和数据规整的问题。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.02 seconds)
