双沟槽高压屏蔽的横向绝缘栅双极器件及其制备方法

    公开(公告)号:CN105590958A

    公开(公告)日:2016-05-18

    申请号:CN201510965034.9

    申请日:2015-12-21

    Applicant: 东南大学

    Abstract: 一种双沟槽高压屏蔽的横向绝缘栅双极器件及其制备方法,包括:P型衬底,埋氧层,N型外延层,在N型外延层中设有P型体区和N型缓冲层,在P型体区内设有P型发射极和N型发射极,N型发射极上方设有多晶硅栅,多晶硅栅上设有金属连接多晶硅栅至结构外围的输入\输出,在N型缓冲层中设有P型集电极,N型缓冲层上方有多晶硅场板,多晶硅场板上连有栅极金属,P型体区三面包围着N型缓冲层,留有一面的间断,P型集电极连有集电极金属连线,在集电极金属连线之下靠近结构边缘设有沟槽,沟槽内掺有介质,在整个结构外包围有沟槽,沟槽内掺有介质。所述高压互连线屏蔽结构靠近集电极的沟槽下方不与埋氧层接触,留有空隙。

    一种可重构系统的配置控制器

    公开(公告)号:CN104615439A

    公开(公告)日:2015-05-13

    申请号:CN201510079756.4

    申请日:2015-02-13

    Applicant: 东南大学

    Abstract: 本发明公开了一种可重构系统的配置控制器,其包括:配置信息存储器,由配置包存储器和配置组存储器构成,其中配置包包括配置组的索引序列和任务控制信息,配置组对应可重构系统中计算阵列的不同模块的配置码,不同配置组具有不同的索引;配置解析器,用于解析配置包,生成任务的配置信息,通过配置信息完成配置控制器对计算阵列的控制。本发明提供了用于实现大规模可重构系统中计算阵列局部重构的配置控制器结构,减少了可重构系统的配置信息存储容量和配置调度时间,提高了可重构系统的性能。

    一种亚阈值存储单元阵列容量和密度的增强电路

    公开(公告)号:CN101635168A

    公开(公告)日:2010-01-27

    申请号:CN200910183606.2

    申请日:2009-08-12

    Applicant: 东南大学

    Abstract: 一种亚阈值存储单元阵列容量和密度的增强电路,由第一、第二增强晶体管、第一、第二屏蔽传输门,以及第一、第二逻辑存储电容组成,第一增强晶体管的源端与第二增强晶体管的源端连接并接电源电压,第一增强晶体管的漏端与第一屏蔽传输门的输入/输出端连接并作为位线端,第二增强晶体管的漏端与第二屏蔽传输门的输入/输出端连接并作为位线的非端,第一增强晶体管的体端与栅端相连,第一增强晶体管的栅端与第一逻辑存储电容的一端连接并与第一屏蔽传输门的输出/输入端连接,另一端接地,增强晶体管的体端与栅端相连,第二增强晶体管的栅端与第二逻辑存储电容的一端连接并与第二屏蔽传输门的输出/输入端连接,第二逻辑存储电容的另一端接地。

    基于深度学习的时变负载下关键路径老化时序预测方法

    公开(公告)号:CN118673856A

    公开(公告)日:2024-09-20

    申请号:CN202410790008.6

    申请日:2024-06-19

    Applicant: 东南大学

    Inventor: 卜爱国

    Abstract: 本发明提出了一种基于深度学习的时变负载下关键路径老化时序预测方法,首先,基于时空Transformer网络STTN中的自适应多头注意力机制,对路径子图中各个单元在空间和时间两个维度上的关联性进行建模,精准捕捉路径中相邻单元对目标单元老化时序的影响,以及工作负载序列中各元素对老化过程的贡献程度。在此基础上使用图注意力网络GAT对路径拓扑结构和时序信息进行学习,作为对STTN模型的信息补充。其次,设计了基于门控机制的特征融合网络,用于整合多尺度图学习模型的输出信息,并通过多层感知机对融合特征进行路径老化延时的回归预测。本方法对于老化的电路关键路径特征捕捉完备,对实现高精度的老化时序分析预测以及设计高鲁棒性电路具有重要意义。

    基于深度卷积神经网络的全芯片单元级静态IR drop预测方法

    公开(公告)号:CN118278274A

    公开(公告)日:2024-07-02

    申请号:CN202410386424.X

    申请日:2024-04-01

    Applicant: 东南大学

    Inventor: 卜爱国 俞纪涛

    Abstract: 本发明提出了一种基于深度卷积神经网络的全芯片单元级静态IR drop预测方法。本方法首先根据提取的芯片中单元的功耗、对电源的有效电阻和最短路径电阻等特征,构建输入神经网络模型的类似图像的数据格式;然后经由基于深度卷积神经网络的推理框架输出芯片中每个单元的IR drop值。该方法包含两个部分:数据处理模块,卷积神经网络推理模块。与现有的基于机器学习的IR Drop预测方法相比,我们添加注意力机制进行全芯片的感知,添加多层感知机来实现单元级静态IR drop预测,能够取得更高的精度;与现有商业工具相比大幅减少了时间,加速芯片签核。

    一种粗粒度可重构层次化的阵列寄存器文件结构

    公开(公告)号:CN103761072B

    公开(公告)日:2016-08-31

    申请号:CN201410046664.1

    申请日:2014-02-10

    Applicant: 东南大学

    Abstract: 本发明公开了一种粗粒度可重构层次化的阵列寄存器文件结构,包括全局寄存器文件、本地寄存器文件和分布式寄存器文件。全局寄存器文件:作为连接系统控制内核和可重构阵列的共享寄存器,不仅满足系统对可重构架构调用时的参数传递问题,而且作为阵列上每个单元都可以连接的寄存器,拥有可重构阵列中最大的扇出系数;本地寄存器文件:作为重构处理单元的私有寄存器,数据仅供自己使用;分布式寄存器文件:作为可重构阵列内部分重构计算单元数据寄存和传输通道。本发明通过层次化的可重构阵列寄存器文件结构设计,解决可重构计算过程中阵列数据的寄存和传输问题,提高阵列中数据变量存储效率和可重构计算性能。

    一种功率变换器的功率开关管隔离栅驱动电路

    公开(公告)号:CN105449997A

    公开(公告)日:2016-03-30

    申请号:CN201610039064.1

    申请日:2016-01-20

    Applicant: 东南大学

    CPC classification number: H02M1/08 H02M2001/0054

    Abstract: 一种功率变换器的功率开关管隔离栅驱动电路,包括脉宽调制驱动器、隔离驱动变压器T、隔直电容Cb、电容C1、二极管D和被驱动开关管Q构成的现有技术隔离栅驱动电路。本发明在上述电路的基础上增设了与电容C1并联的电阻R1,并且增设了电容C2与电阻R2并联并且连接二极管D的阴极,电容C2与电阻R2并联后的另一端在连接电容C1与被驱动开关管Q的栅极之间,电容C2、电阻R2和二极管D构成负压源,在开关管Q断开时提供一个稳定的负压,防止开关管在关断过程中由于各种串扰而产生误开启,提高了系统的可靠性。

    一种粗粒度可重构层次化的阵列寄存器文件结构

    公开(公告)号:CN103761072A

    公开(公告)日:2014-04-30

    申请号:CN201410046664.1

    申请日:2014-02-10

    Applicant: 东南大学

    Abstract: 本发明公开了一种粗粒度可重构层次化的阵列寄存器文件结构,包括全局寄存器文件、本地寄存器文件和分布式寄存器文件。全局寄存器文件:作为连接系统控制内核和可重构阵列的共享寄存器,不仅满足系统对可重构架构调用时的参数传递问题,而且作为阵列上每个单元都可以连接的寄存器,拥有可重构阵列中最大的扇出系数;本地寄存器文件:作为重构处理单元的私有寄存器,数据仅供自己使用;分布式寄存器文件:作为可重构阵列内部分重构计算单元数据寄存和传输通道。本发明通过层次化的可重构阵列寄存器文件结构设计,解决可重构计算过程中阵列数据的寄存和传输问题,提高阵列中数据变量存储效率和可重构计算性能。

    一种亚阈值存储单元阵列容量和密度的增强电路

    公开(公告)号:CN101635168B

    公开(公告)日:2012-01-04

    申请号:CN200910183606.2

    申请日:2009-08-12

    Applicant: 东南大学

    Abstract: 一种亚阈值存储单元阵列容量和密度的增强电路,由第一、第二增强晶体管、第一、第二屏蔽传输门,以及第一、第二逻辑存储电容组成,第一增强晶体管的源端与第二增强晶体管的源端连接并接电源电压,第一增强晶体管的漏端与第一屏蔽传输门的输入/输出端连接并作为位线端,第二增强晶体管的漏端与第二屏蔽传输门的输入/输出端连接并作为位线的非端,第一增强晶体管的体端与栅端相连,第一增强晶体管的栅端与第一逻辑存储电容的一端连接并与第一屏蔽传输门的输出/输入端连接,另一端接地,增强晶体管的体端与栅端相连,第二增强晶体管的栅端与第二逻辑存储电容的一端连接并与第二屏蔽传输门的输出/输入端连接,第二逻辑存储电容的另一端接地。

    一种在芯片层实现应用程序安全升级的方法

    公开(公告)号:CN101620545A

    公开(公告)日:2010-01-06

    申请号:CN200910184433.6

    申请日:2009-08-14

    Applicant: 东南大学

    Abstract: 本发明提出了一种在芯片层实现应用程序安全升级的方法,使用该方法的芯片支持指纹识别等安全认证算法,ROM(只读存储器)区存储引导程序,OTP(一次性编程)区存储指纹模板,只有ROM区的程序可以访问OTP区,FLASH中存储用户程序和用户数据。因此该芯片建立了一套终端应用程序下载的身份认证体系,消除了恶意应用程序攻击的安全隐患,有效提高了终端的安全级别。

Patent Agency Ranking