公开(公告)号：CN1241029A

公开(公告)日：2000-01-12

申请号：CN98118552.5

申请日：1998-09-01

Applicant: 世大积体电路股份有限公司

Inventor： 罗吉进 ,  杜友伦

IPC: H01L21/82 ,  H01R4/08

CPC classification number: H01L28/92 ,  H01L21/28568 ,  H01L27/10852 ,  H01L28/84

Abstract: 一种制造MIM结构的电容器的方法包括在基底上形成第一介电层;在介电层上形成接触开口;形成第一金属层覆盖于第一介电层上与接触开口之中;在此金属层上依次形成阻挡层、第二介电层、不连续的半球形颗粒的多晶硅层;蚀刻第二介电层;去除多晶硅层;蚀刻阻挡层与第一金属层;去除第二介电层;对已限定的阻挡层与第一金属层构图与蚀刻;形成第三介电层覆盖阻挡层、第一金属层与第一介电层;在第三介电层上形成第二金属层。

公开(公告)号：CN1232290A

公开(公告)日：1999-10-20

申请号：CN98115052.7

申请日：1998-06-23

Applicant: 世大积体电路股份有限公司

Inventor： 罗吉进 ,  杜友伦 ,  张格荥

IPC: H01L21/76

CPC classification number: H01L21/76224

Abstract: 一种形成浅沟槽隔离的方法包括:在基底上形成衬垫氧化层、介电层和即时掺杂多晶硅层;形成至少一沟槽;沿着沟槽的侧壁与即时掺杂多晶硅层表面,形成氧化物衬层;在氧化物衬层上与沟槽中,形成化学气相沉积氧化物层;在此氧化物层上,实施氧化物研磨浆化学机械研磨,其在到达即时掺杂多晶硅层表面前停止;及在剩余的氧化物层与即时掺杂多晶硅层上,实施多晶硅研磨浆化学机械研磨,其停止于介电层的表面。

公开(公告)号：CN1229272A

公开(公告)日：1999-09-22

申请号：CN98115220.1

申请日：1998-06-24

Applicant: 世大积体电路股份有限公司

Inventor： 杜友伦 ,  罗吉进 ,  张格荥

IPC: H01L21/768 ,  H01L21/82 ,  H01L21/8242 ,  H01L27/108

Abstract: 一种DRAM及金属连线的制造方法包括:提供包括单元区域和周边电路区的半导体基底,其上已形成有覆盖晶体管和导电层的第一绝缘层;在第一绝缘层中形成多个开口以暴露出源极/漏极区和导电层;在暴露源极/漏极区的开口处形成存储节点,在暴露出导电层的开口处形成第一导电插塞;在存储节点上形成介电层和上电极;在电容器和第一绝缘层上形成第二绝缘层;在第二绝缘层中形成第二导电插塞,且第一与第二导电插塞接触。

公开(公告)号：CN1229271A

公开(公告)日：1999-09-22

申请号：CN98115219.8

申请日：1998-06-24

Applicant: 世大积体电路股份有限公司

Inventor： 罗吉进 ,  杜友伦

IPC: H01L21/768 ,  H01L21/31 ,  H01L21/82

CPC classification number: H01L21/31604 ,  H01L21/31053 ,  H01L21/76819

Abstract: 一种介层窗的制造方法,利用阻挡层做为介层窗的蚀刻掩模,进行介层窗的蚀刻步骤之前,利用等离子氧将光致抗蚀剂剥除,做为内金属介电层的SOG材料,不会暴露在等离子氧的环境中,因此可以有效避免介层窗污染。此外所选用的阻挡层并非高介电常数材料,完成介层窗的蚀刻后,不须将做为蚀刻掩模用的阻挡层剥除,因此可以简化制造工艺,并降低成本。