公开(公告)号：CN103935953A

公开(公告)日：2014-07-23

申请号：CN201410172235.9

申请日：2014-04-25

Applicant: 上海先进半导体制造股份有限公司

Inventor： 徐元俊 ,  颜毅林 ,  薛维佳

IPC: B81B7/00 ,  B81B7/02 ,  B81C1/00 ,  B81C3/00

CPC classification number: B81B7/02 ,  B81B2201/0257 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C1/00158 ,  B81C1/00396 ,  B81C2201/0132 ,  B81C2201/0133 ,  B81C2201/019 ,  B81C2201/0198 ,  B81C2201/053

Abstract: 本发明提供一种复合腔体的形成方法，包括步骤：提供硅衬底；在其正面形成氧化层；对氧化层作图形化，形成一个或多个凹槽，凹槽的位置与待形成的小腔体的位置对应；提供键合片，将其与图形化的氧化层键合，在硅衬底与键合片之间形成一个或多个密闭的微腔结构；在键合片的上方形成保护膜，并在硅衬底的背面形成掩蔽层；对掩蔽层作图形化，掩蔽层的图形与待形成的大腔体的位置对应；以掩蔽层为掩模，从背面刻蚀硅衬底至其正面的氧化层，在硅衬底中形成大腔体；以掩蔽层和氧化层为掩模，从背面穿过硅衬底刻蚀键合片至其上方的保护膜，在键合片中形成一个或多个小腔体。本发明很好地控制了复合腔体中小腔体所在的半导体介质层的厚度均匀性。

公开(公告)号：CN103888886A

公开(公告)日：2014-06-25

申请号：CN201410095540.2

申请日：2014-03-14

Applicant: 上海先进半导体制造股份有限公司

Inventor： 颜毅林 ,  晁磊 ,  万建安 ,  戴竝盈 ,  徐元俊

IPC: H04R31/00

Abstract: 本发明提供一种低应力原位掺杂的多晶硅薄膜的制造方法，包括步骤：提供硅衬底；在硅衬底的正面和背面分别形成氧化层；在氧化层上分别淀积生长原位掺杂的多晶硅薄膜；对当前结构作退火以调节多晶硅薄膜的应力；在硅衬底正面的多晶硅薄膜上涂覆光刻胶保护，对硅衬底背面的多晶硅薄膜进行刻蚀，至露出氧化层时停止。本发明简化了工艺步骤，薄膜内部离子浓度分布的均匀性更好。

公开(公告)号：CN103407958A

公开(公告)日：2013-11-27

申请号：CN201310379990.X

申请日：2013-08-27

Applicant: 上海先进半导体制造股份有限公司

Inventor： 徐元俊 ,  薛维佳

IPC: B81C1/00

Abstract: 本发明提供了一种埋层腔体型SOI的制造方法，包括：提供形成有腔体图形的半导体衬底；提供包含有顶层硅的SOI硅片；将所述具有顶层硅的SOI硅片表面与所述形成有腔体图形的半导体衬底表面进行硅硅键合；分别刻蚀掉SOI硅片中除顶层硅外的其他材料。本发明通过将SOI硅片与半导体衬底进行键合，再刻蚀掉SOI硅片上除顶层硅外的其他材料，不仅扩大了腔体的尺寸范围，使腔体的尺寸不受顶层硅厚度的影响，同时缩小了顶层硅可以达到的最小厚度，并且避免制造较大面积腔体时顶层硅破损或脱落的问题，提高了后续工艺的可靠性及产品的质量。